Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14
参数名称 | 属性值 |
是否Rohs认证 | 不符合 |
Reach Compliance Code | not_compliant |
其他特性 | MAX RISE TIME CAPTURED |
系列 | F |
输入频率最大值(fmax) | 3.125 MHz |
JESD-30 代码 | R-PDIP-T14 |
JESD-609代码 | e0 |
逻辑集成电路类型 | ACTIVE DELAY LINE |
功能数量 | 1 |
抽头/阶步数 | 10 |
端子数量 | 14 |
最高工作温度 | 70 °C |
最低工作温度 | |
输出极性 | TRUE |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | DIP |
封装等效代码 | DIP14,.3 |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
峰值回流温度(摄氏度) | NOT SPECIFIED |
电源 | 5 V |
最大电源电流(ICC) | 90 mA |
可编程延迟线 | NO |
Prop。Delay @ Nom-Sup | 400 ns |
认证状态 | Not Qualified |
座面最大高度 | 5.334 mm |
最大供电电压 (Vsup) | 5.25 V |
最小供电电压 (Vsup) | 4.75 V |
标称供电电压 (Vsup) | 5 V |
表面贴装 | NO |
技术 | TTL |
温度等级 | COMMERCIAL |
端子面层 | Tin/Lead (Sn/Pb) |
端子形式 | THROUGH-HOLE |
端子节距 | 2.54 mm |
端子位置 | DUAL |
处于峰值回流温度下的最长时间 | NOT SPECIFIED |
总延迟标称(td) | 400 ns |
宽度 | 7.62 mm |
Base Number Matches | 1 |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved