电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A497-0300-10

产品描述Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14
产品类别逻辑    逻辑   
文件大小76KB,共1页
制造商Bel Fuse
下载文档 详细参数 选型对比 全文预览

A497-0300-10概述

Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14

A497-0300-10规格参数

参数名称属性值
包装说明DIP,
Reach Compliance Codeunknown
其他特性MAX RISE TIME CAPTURED
系列F
输入频率最大值(fmax)4.16667 MHz
JESD-30 代码R-PDIP-T14
逻辑集成电路类型ACTIVE DELAY LINE
功能数量1
抽头/阶步数10
端子数量14
最高工作温度70 °C
最低工作温度
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
最大电源电流(ICC)90 mA
可编程延迟线NO
认证状态Not Qualified
座面最大高度5.334 mm
最大供电电压 (Vsup)5.25 V
最小供电电压 (Vsup)4.75 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术TTL
温度等级COMMERCIAL
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
总延迟标称(td)300 ns
宽度7.62 mm
Base Number Matches1

A497-0300-10相似产品对比

A497-0300-10 A497-0010-10 A497-0020-10 S497-0010-10 S497-0020-10 S497-0500-10 A497-0400-10 A497-0350-10 A497-0500-10
描述 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDSO14, SMD-14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDSO14, SMD-14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDSO14, SMD-14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14 Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP14
包装说明 DIP, DIP, DIP, SOP, SOP, SOP, DIP, DIP, DIP,
Reach Compliance Code unknown unknown unknown unknown unknown unknown unknown unknown unknown
其他特性 MAX RISE TIME CAPTURED MAX RISE TIME CAPTURED; INPUT TO 1ST TAP DELAY=4NS MAX RISE TIME CAPTURED; INPUT TO 1ST TAP DELAY=4NS MAX RISE TIME CAPTURED; INPUT TO 1ST TAP DELAY=4NS MAX RISE TIME CAPTURED; INPUT TO 1ST TAP DELAY=4NS MAX RISE TIME CAPTURED MAX RISE TIME CAPTURED MAX RISE TIME CAPTURED MAX RISE TIME CAPTURED
系列 F F F F F F F F F
输入频率最大值(fmax) 4.16667 MHz 138.889 MHz 69.4444 MHz 138.889 MHz 69.4444 MHz 2.5 MHz 3.125 MHz 3.57143 MHz 2.5 MHz
JESD-30 代码 R-PDIP-T14 R-PDIP-T14 R-PDIP-T14 R-PDSO-G14 R-PDSO-G14 R-PDSO-G14 R-PDIP-T14 R-PDIP-T14 R-PDIP-T14
逻辑集成电路类型 ACTIVE DELAY LINE ACTIVE DELAY LINE ACTIVE DELAY LINE ACTIVE DELAY LINE ACTIVE DELAY LINE ACTIVE DELAY LINE ACTIVE DELAY LINE ACTIVE DELAY LINE ACTIVE DELAY LINE
功能数量 1 1 1 1 1 1 1 1 1
抽头/阶步数 10 10 10 10 10 10 10 10 10
端子数量 14 14 14 14 14 14 14 14 14
最高工作温度 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C
输出极性 TRUE TRUE TRUE TRUE TRUE TRUE TRUE TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 DIP DIP DIP SOP SOP SOP DIP DIP DIP
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 IN-LINE IN-LINE IN-LINE SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE IN-LINE IN-LINE IN-LINE
最大电源电流(ICC) 90 mA 90 mA 90 mA 90 mA 90 mA 90 mA 90 mA 90 mA 90 mA
可编程延迟线 NO NO NO NO NO NO NO NO NO
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified
座面最大高度 5.334 mm 5.334 mm 5.334 mm 5.08 mm 5.08 mm 5.08 mm 5.334 mm 5.334 mm 5.334 mm
最大供电电压 (Vsup) 5.25 V 5.25 V 5.25 V 5.25 V 5.25 V 5.25 V 5.25 V 5.25 V 5.25 V
最小供电电压 (Vsup) 4.75 V 4.75 V 4.75 V 4.75 V 4.75 V 4.75 V 4.75 V 4.75 V 4.75 V
标称供电电压 (Vsup) 5 V 5 V 5 V 5 V 5 V 5 V 5 V 5 V 5 V
表面贴装 NO NO NO YES YES YES NO NO NO
技术 TTL TTL TTL TTL TTL TTL TTL TTL TTL
温度等级 COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL
端子形式 THROUGH-HOLE THROUGH-HOLE THROUGH-HOLE GULL WING GULL WING GULL WING THROUGH-HOLE THROUGH-HOLE THROUGH-HOLE
端子节距 2.54 mm 2.54 mm 2.54 mm 2.54 mm 2.54 mm 2.54 mm 2.54 mm 2.54 mm 2.54 mm
端子位置 DUAL DUAL DUAL DUAL DUAL DUAL DUAL DUAL DUAL
总延迟标称(td) 300 ns 9 ns 18 ns 9 ns 18 ns 500 ns 400 ns 350 ns 500 ns
宽度 7.62 mm 7.62 mm 7.62 mm - - - 7.62 mm 7.62 mm 7.62 mm
Base Number Matches 1 1 1 1 1 1 1 1 -
Altera PCIe IP核开发
研究了很久,实在弄不出来了,有没有人用过Altera的PCIe IP核???急求!!!谢谢!!!求大神帮忙...... ...
wlh_yuer FPGA/CPLD
插科打诨FreeRTOS\PWM
以后要对自己的板子好点,鬼才知道它在离开你后都会经历些什么。 这两天挤出点时间把FreeRTOS移植了一下,只是插科打诨而已没有太多细节。 374473 具体移植 ......
908508455a GD32 MCU
Altera DDR2的IP使用问题
Altera DDR2的IP在Cyclone III上使用,它的CLK的I/O电平是什么啊?SSTL还是差分SSTL啊?另外谁有成功使用的案例啊?!...
eeleader FPGA/CPLD
[液位传感器测评] LED液位指示
本帖最后由 jinglixixi 于 2021-9-8 23:48 编辑 除了以数码管来显示模拟量的值之外,更直观的是以LED模块来指示液位的状态。为此,我们可在前面的检测上再添加上LED指示液位的功能,使整体的 ......
jinglixixi 传感器
软件烧写问题
烧写FPGA时,出现这样的错误提示“can't recognize silicon IDfor device1” ,是怎么回事啊??网上也搜了搜,都没太懂,求帮助!!!...
xxhhzz FPGA/CPLD
[资料分享]《can总线技术基础》特形象有趣不枯燥
刚接触can通信,需要资料,于是在网上一顿扒拉,这个45的文档讲的特好一点也不枯燥。作者真好,但是没署名。今天要继续学习假前把任务搞定。73186...
leekp 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2205  120  2424  2502  869  6  2  48  45  46 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved