TDA7502
In-car remote amplifier DSP
Features
■
■
■
■
■
■
■
24-Bit fixed-point dsp core delivering up to 50
MIPS
2 x 1024 x 24 Bit of RAM for X and Y data
memory.
3072 x 24 Bit of RAM for program also usable
for delay
Serial audio interface.
Debug port.
Control interface for external GPIOs, interrupts,
and reset.
SPI and I
2
C for communication between
external micro and DSP. Both master and
slave operating modes.
PLL clock oscillator
5V-tolerant 3.3V I/O interface
LQFP44 (10x 10x 1.4mm)
■
■
Description
bs
O
This device is a high-performance, fully
programmable DSP, suitable for a wide range of
applications and particularly for audio and sound
processing. It contains a 24-bit 50 MIPS DSP
core, several interfaces for control and data, plus
a configurable PLL.
Order codes
Part numbers
TDA7502
TDA7502013TR
Package
LQFP44 (10x 10x 1.4mm)
LQFP44 (10x 10x 1.4mm)
Packing
Tube
Tape and Reel
et
l
o
ro
P
e
uc
d
s)
t(
O
-
The computational power and the memory
configuration make this device particularly
suitable for in car equalisation. This device will
offer the best trade-off between performance and
cost when coupled with the TDA7535, or other
devices of the same family. A library of sound
processing functions is available for this device;
some of these functions are: parametric equaliser,
cross over filters, acoustic delay, dynamic
compression, vol/bass/treble/fader, active
equalisation, Stereo spatial enhancement and
more.
so
b
te
le
ro
P
uc
d
s)
t(
November 2006
Rev 11
1/25
www.st.com
1
Contents
TDA7502
Contents
1
2
3
4
5
6
Block diagram and PIN description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
SAI interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
SPI interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
I
2
C
timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
6.1
6.2
6.3
24-BIT DSP core. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
DSP peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Data and program memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.3.1
6.3.2
6.3.3
6.3.4
6.3.5
6.3.6
6.3.7
1024 x 24-Bit X-RAM (XRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1024 x 24 Bit Y-RAM (YRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3072 X 24-Bit Program RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
512 x 24-Bit Bootstrap ROM (Boot ROM) . . . . . . . . . . . . . . . . . . . . . . . 18
b
O
8
9
7
et
l
so
ro
P
e
6.3.8
6.3.9
uc
d
Serial audio interface (SAI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
s)
t(
O
-
so
b
te
le
ro
P
uc
d
s)
t(
Serial peripheral interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
I
2
C interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
General purpose input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
PLL clock oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Application scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2/25
TDA7502
List of tables
List of tables
Table 1.
Table 2.
Table 3.
Table 4.
Table 5.
Table 6.
Table 7.
Table 8.
Table 9.
Table 10.
Table 11.
Table 12.
Table 13.
Table 14.
Table 15.
Table 16.
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Thermal data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Recommended DC operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Pll characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
General interface electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Low voltage TTL interface DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
DSP core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
SPI interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Debug port interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Casper IC boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
bs
O
et
l
o
ro
P
e
uc
d
s)
t(
O
-
so
b
te
le
ro
P
uc
d
s)
t(
3/25
List of figures
TDA7502
List of figures
Figure 1.
Figure 2.
Figure 3.
Figure 4.
Figure 5.
Figure 6.
Figure 7.
Figure 8.
Figure 9.
Figure 10.
Figure 11.
Figure 12.
Figure 13.
Figure 14.
Figure 15.
Figure 16.
Figure 17.
Figure 18.
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin connection (Top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Maximum DSP clock frequency (Fdsp) versus junction temperature (Tj). . . . . . . . . . . . . . 10
SAI timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
SAI protocol when RLRS=0; RREL=0; RCKP=1; RDIR=0 . . . . . . . . . . . . . . . . . . . . . . . . . 11
SAI protocol when RLRS=1; RREL=0; RCKP=1; RDIR=1. . . . . . . . . . . . . . . . . . . . . . . . . 12
SAI protocol when RLRS=0; RREL=0; RCKP=0; RDIR=0. . . . . . . . . . . . . . . . . . . . . . . . . 12
SAI protocol when RLRS=0; RREL=1; RCKP=1; RDIR=0. . . . . . . . . . . . . . . . . . . . . . . . . 12
SPI clocking scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Debug port serial clock timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Debug port acknowledge timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Debug port data I/O to status timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Debug port read timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Debug port DBCK next command after read register timing. . . . . . . . . . . . . . . . . . . . . . . . 15
Definition of timing for the I
2
C bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Application schematic for TDA7502 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Block diagram of car amplifier audio sub-system. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
TQFP44 (10x10) mechanical data & package dimensions. . . . . . . . . . . . . . . . . . . . . . . . . 23
bs
O
et
l
o
ro
P
e
uc
d
s)
t(
O
-
so
b
te
le
ro
P
uc
d
s)
t(
4/25
TDA7502
Block diagram and PIN description
1
Block diagram and PIN description
Figure 1.
Block diagram
SDI0
SDI1
SDI2
SDO0 SDO1 SDO2
VDD3
GND3
SCANEN
TESTEN
VDD4
LRCLKT
SCKT
LRCLKR
SCKR
YAB
SCL
SDA
I2C
INTERFACE
YDB
1024 x 24
Y-RAM
SERIAL
AUDIO
INTERFACE
XAB
XDB
1024 x 24
X-RAM
GND4
VDD5
GND5
PAB
SS
SCK
MISO
MOSI
GPIO3
GPIO4
GPIO5
GPIO
SPI
INTERFACE
PDB
DBCK/GPIO1
DBIN/GPIO2
DEBUG
INTERFACE
DBRQN/GPIO3
Figure 2.
b
O
et
l
so
ro
P
e
Pin connection
(Top view)
GPIO5
GPIO4
GPIO3
GND6
VDD6
MISO
MOSI
SCK
SDA
SCL
uc
d
s)
t(
44
O
-
so
b
ORPHEUS
24bit DSP
CORE
te
le
ro
P
3072 x 24
P/DELAY-RAM
uc
d
s)
t(
INT
VDD6
GND6
128 x 24
BOOT-ROM
RESET
PLL
OSCILLATOR
PVCC
PGND
DBRQ
VDD1 GND1
VDD2 GND2
XTO
XTI CLKOUT
D99AU1034
43
42
41
40
39
38
37
SS
36
35
34
33
32
31
30
29
28
27
26
25
24
23
VDD1
GND1
INT
SCANEN
TESTEN
DBRQN
DBOUT
VDD2
GND2
DBCK
DBIN
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
SCKT
LRCKT
GND5
VDD5
SDO2
SDO1
SDO0
GND4
VDD4
SCKR
LRCKR
CLKOUT
PGND
PVCC
XTO
XTI
RESET
VDD3
GND3
SDI0
SDI1
SDI2
D99AU1035
5/25