电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74AUPG04DTR

产品描述Low power single inverter gate
产品类别逻辑    逻辑   
文件大小369KB,共18页
制造商ST(意法半导体)
官网地址http://www.st.com/
下载文档 详细参数 选型对比 全文预览

74AUPG04DTR概述

Low power single inverter gate

74AUPG04DTR规格参数

参数名称属性值
厂商名称ST(意法半导体)
零件包装代码DFN
包装说明VSON,
针数6
Reach Compliance Codeunknow
系列AUP/ULP/V
JESD-30 代码R-XDSO-N6
长度1.2 mm
逻辑集成电路类型INVERTER
功能数量1
输入次数1
端子数量6
最高工作温度85 °C
最低工作温度-40 °C
封装主体材料UNSPECIFIED
封装代码VSON
封装形状RECTANGULAR
封装形式SMALL OUTLINE, VERY THIN PROFILE
传播延迟(tpd)16 ns
认证状态Not Qualified
座面最大高度0.55 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)1.2 V
标称供电电压 (Vsup)2.3 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子形式NO LEAD
端子节距0.4 mm
端子位置DUAL
宽度1 mm

文档预览

下载PDF文档
74AUP1G04
Low power single inverter gate
Features
High speed: t
PD
= 4.3 ns (max.) at V
CC
= 2.3 V
Power down protection on inputs and outputs
Balanced propagation delays:
t
PLH
t
PHL
Operating voltage range:
V
CC
(opr) = 1.2 to 3.6 V
Low power dissipation:
I
CC
= 1 µA (max.) at T
A
= 85 °C
Latch-up performance exceeds 300 mA (JESD
78, Class II)
ESD performance:
– 2000-V Human-Body Model (A114-A)
– 200-V Machine Model (A115-A)
– 1000-V Charged-Device Model (C101)
SOT-665
DFN6L
Applications
Mobile phones
Personal digital assistants (PDAs)
Description
The 74AUP1G04 is a low voltage CMOS single
inverter gate fabricated with sub-micron silicon
gate and double-layer metal wiring C
2
MOS
technology. It is ideal for 1.2 to 3.6 V operations
and low power and low noise applications.
All inputs and outputs are equipped with
protection circuits against static discharge, giving
them 2kV ESD immunity and transient excess
voltage.
Table 1.
Device summary
Order code
74AUPG04DTR
74AUPG04GTR
Package
DFN6L (1.2 x 1 mm)
SOT-665 (1.6 x 1.6 mm)
Packing
Tape and reel
Tape and reel
March 2008
Rev 1
1/18
www.st.com
18

74AUPG04DTR相似产品对比

74AUPG04DTR 74AUP1G04 74AUPG04GTR
描述 Low power single inverter gate Low power single inverter gate Low power single inverter gate
厂商名称 ST(意法半导体) - ST(意法半导体)
零件包装代码 DFN - SOT
包装说明 VSON, - 1.60 X 1.60 MM, ROHS COMPLIANT, SOT-665, 5 PIN
针数 6 - 5
Reach Compliance Code unknow - unknow
系列 AUP/ULP/V - AUP/ULP/V
JESD-30 代码 R-XDSO-N6 - R-PDSO-F5
长度 1.2 mm - 1.6 mm
逻辑集成电路类型 INVERTER - INVERTER
功能数量 1 - 1
输入次数 1 - 1
端子数量 6 - 5
最高工作温度 85 °C - 85 °C
最低工作温度 -40 °C - -40 °C
封装主体材料 UNSPECIFIED - PLASTIC/EPOXY
封装代码 VSON - VSOF
封装形状 RECTANGULAR - RECTANGULAR
封装形式 SMALL OUTLINE, VERY THIN PROFILE - SMALL OUTLINE, VERY THIN PROFILE
传播延迟(tpd) 16 ns - 16 ns
认证状态 Not Qualified - Not Qualified
座面最大高度 0.55 mm - 0.6 mm
最大供电电压 (Vsup) 3.6 V - 3.6 V
最小供电电压 (Vsup) 1.2 V - 1.2 V
标称供电电压 (Vsup) 2.3 V - 2.3 V
表面贴装 YES - YES
技术 CMOS - CMOS
温度等级 INDUSTRIAL - INDUSTRIAL
端子形式 NO LEAD - FLAT
端子节距 0.4 mm - 0.5 mm
端子位置 DUAL - DUAL
宽度 1 mm - 1.2 mm

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2824  60  1344  2380  1492  57  2  28  48  31 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved