D ts e t
aa h e
R c e t r lc r nc
o h se Ee to is
Ma u a t r dCo o e t
n fc u e
mp n n s
R c e tr b a d d c mp n ns ae
o h se rn e
o oet r
ma ua trd u ig ete dewaes
n fcue sn i r i/ fr
h
p rh s d f m te oiia s p l r
uc a e r
o h r n l u pi s
g
e
o R c e tr waes rce td f m
r o h se
fr e rae r
o
te oiia I. Al rce t n ae
h
r nl P
g
l e rai s r
o
d n wi tea p o a o teOC
o e t h p rv l f h
h
M.
P r aetse u igoiia fcoy
at r e td sn r n la tr
s
g
ts p o rmso R c e tr e eo e
e t rga
r o h se d v lp d
ts s lt n t g aa te p o u t
e t oui s o u rne
o
rd c
me t o e c e teOC d t s e t
es r x e d h
M aa h e.
Qu l yOv riw
ai
t
e ve
• IO- 0 1
S 90
•A 92 cr ct n
S 1 0 et ai
i
o
• Qu l e Ma ua trr Ls (
ai d
n fcues it QML MI- R -
) LP F
385
53
•C a sQ Mitr
ls
lay
i
•C a sVS a eL v l
ls
p c ee
• Qu l e S p l r Ls o D sr uos( L )
ai d u pi s it f it b tr QS D
e
i
•R c e trsacic l u pir oD A a d
o h se i
r ia s p l t L n
t
e
me t aln u t a dD A sa d r s
es lid sr n L tn ad .
y
R c e tr lcrnc , L i c mmi e t
o h se Ee t is L C s o
o
tdo
t
s p ligp o u t ta s t f c so r x e t-
u pyn rd cs h t ai y u tme e p ca
s
t n fr u lya daee u loto eoiial
i s o q ai n r q a t h s r n l
o
t
g
y
s p l db id sr ma ua trr.
u pi
e yn ut
y n fcues
T eoiia ma ua trr d ts e t c o a yn ti d c me t e e t tep r r n e
h r n l n fcue’ aa h e a c mp n ig hs o u n r cs h ef ma c
g
s
o
a ds e ic t n o teR c e tr n fcue v rino ti d vc . o h se Ee t n
n p c ai s f h o h se ma ua trd eso f hs e ie R c e tr lcr -
o
o
isg aa te tep r r n eo i s mio d co p o u t t teoiia OE s e ic -
c u rne s h ef ma c ft e c n u tr rd cs o h r n l M p c a
o
s
g
t n .T pc lv le aefr eee c p r o e o l. eti mii m o ma i m rt g
i s ‘y ia’ au s r o rfrn e up s s ny C r n nmu
o
a
r xmu ai s
n
ma b b s do p o u t h rceiain d sg , i lt n o s mpetsig
y e a e n rd c c aa tr t , e in smuai , r a l e t .
z o
o
n
© 2 1 R cetr l t n s LC Al i t R sre 0 1 2 1
0 3 ohs E cr i , L . lRg s eevd 7 1 0 3
e e oc
h
T l r m r, l s v iw wrcl . m
o e n oe p ae it w . e c o
a
e
s
o ec
MC14001UB, MC14011UB
UB−Suffix Series
CMOS Gates
The UB Series logic gates are constructed with P and N channel
enhancement mode devices in a single monolithic structure
(Complementary MOS). Their primary use is where low power
dissipation and/or high noise immunity is desired. The UB set of
CMOS gates are inverting non−buffered functions.
Features
http://onsemi.com
MARKING
DIAGRAMS
14
PDIP−14
P SUFFIX
CASE 646
1
MC140xxUBCP
AWLYYWWG
•
Supply Voltage Range = 3.0 Vdc to 18 Vdc
•
Linear and Oscillator Applications
•
Capable of Driving Two Low−Power TTL Loads or One
Low−Power Schottky TTL Load Over the Rated Temperature Range
•
Double Diode Protection on All Inputs
•
Pin−for−Pin Replacements for Corresponding CD4000 Series UB
Suffix Devices
•
Pb−Free Packages are Available
MAXIMUM RATINGS
(Voltages Referenced to V
SS
)
Symbol
V
DD
V
in
, V
out
I
in
, I
out
P
D
T
A
T
stg
T
L
Parameter
DC Supply Voltage Range
Input or Output Voltage Range
(DC or Transient)
Input or Output Current
(DC or Transient) per Pin
Power Dissipation, per Package
(Note 1)
Ambient Temperature Range
Storage Temperature Range
Lead Temperature
(8−Second Soldering)
Value
−0.5
to +18.0
−0.5
to V
DD
+ 0.5
±
10
500
−55
to +125
−65
to +150
260
Unit
V
V
mA
mW
°C
°C
°C
xx
A
WL, L
YY, Y
WW, W
G
14
SOIC−14
D SUFFIX
CASE 751A
1
140xxUG
AWLYWW
= Specific Device Code
= Assembly Location
= Wafer Lot
= Year
= Work Week
= Pb−Free Package
ORDERING INFORMATION
See detailed ordering and shipping information in the package
dimensions section on page 4 of this data sheet.
Stresses exceeding Maximum Ratings may damage the device. Maximum
Ratings are stress ratings only. Functional operation above the Recommended
Operating Conditions is not implied. Extended exposure to stresses above the
Recommended Operating Conditions may affect device reliability.
1. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/_C From 65_C To 125_C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high−impedance circuit. For proper operation, V
in
and V
out
should be constrained
to the range V
SS
v
(V
in
or V
out
)
v
V
DD
.
Unused inputs must always be tied to an appropriate logic voltage level
(e.g., either V
SS
or V
DD
). Unused outputs must be left open.
©
Semiconductor Components Industries, LLC, 2006
October, 2006
−
Rev. 6
1
Publication Order Number:
MC14001UB/D
MC14001UB, MC14011UB
LOGIC DIAGRAMS
MC14001UB
Quad 2−Input
NOR Gate
1
2
5
6
8
9
12
13
3
4
10
11
1
2
5
6
8
9
12
13
MC14011UB
Quad 2−Input
NAND Gate
3
4
10
11
V
DD
= PIN 14
V
SS
= PIN 7
FOR ALL DEVICES
PIN ASSIGNMENTS
MC14001UB
Quad 2−Input NOR Gate
IN 1
A
IN 2
A
OUT
A
OUT
B
IN 1
B
IN 2
B
V
SS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V
DD
IN 2
D
IN 1
D
OUT
D
OUT
C
IN 2
C
IN 1
C
MC14011UB
Quad 2−Input NAND Gate
IN 1
A
IN 2
A
OUT
A
OUT
B
IN 1
B
IN 2
B
V
SS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V
DD
IN 2
D
IN 1
D
OUT
D
OUT
C
IN 2
C
IN 1
C
http://onsemi.com
2
Î Î Î Î Î Î Î
Î Î
Î
Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
ÎÎÎÎÎÎ Î Î Î Î
Î Î Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
5. The formulas given are for the typical characteristics only at 25_C.
6. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
2. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
3. The formulas given are for the typical characteristics only at 25_C.
4. To calculate total supply current at loads other than 50 pF:
I
T
(C
L
) = I
T
(50 pF) + (C
L
−
50) Vfk
where: I
T
is in
mH
(per package), C
L
in pF, V = (V
DD
−
V
SS
) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates
per package.
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î Î Î
Î Î
Î
Î Î
Î Î Î
Î
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î Î Î Î Î Î Î Î Î
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
ÎÎÎ Î Î Î Î Î Î Î Î Î
Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
ÎÎÎ Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
ÎÎÎ Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î Î
ÎÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎ Î Î Î Î Î Î
Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
ÎÎÎ Î Î
Î Î Î Î Î Î
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎ Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎ Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î
Î
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î ÎÎÎÎÎ Î Î
Î Î Î ÎÎÎ Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
ÎÎÎÎ Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS
(Voltages Referenced to V
SS
)
Total Supply Current (Notes 3, 4)
(Dynamic plus Quiescent,
Per Gate C
L
= 50 pF)
Quiescent Current
(Per Package)
Input Capacitance
(V
in
= 0)
Input Current
Output Drive Current
(V
OH
= 2.5 Vdc)
(V
OH
= 4.6 Vdc)
(V
OH
= 9.5 Vdc)
(V
OH
= 13.5 Vdc)
Input Voltage
(V
O
= 4.5 Vdc)
(V
O
= 9.0 Vdc)
(V
O
= 13.5 Vdc)
Output Voltage
V
in
= V
DD
or 0
(V
OL
= 0.4 Vdc)
(V
OL
= 0.5 Vdc)
(V
OL
= 1.5 Vdc)
(V
O
= 0.5 Vdc)
(V
O
= 1.0 Vdc)
(V
O
= 1.5 Vdc)
V
in
= 0 or V
DD
Characteristic
“1” Level
“0” Level
“0” Level
“1” Level
Source
Sink
Symbol
V
OH
V
OL
I
OH
I
DD
I
OL
C
in
V
IL
I
IH
I
in
I
T
SWITCHING CHARACTERISTICS
(Note 5)
(C
L
= 50 pF, T
A
= 25_C)
Propagation Delay Time
t
PLH
, t
PHL
= (1.7 ns/pF) C
L
+ 30 ns
t
PLH
, t
PHL
= (0.66 ns/pF) C
L
+ 22 ns
t
PLH
, t
PHL
= (0.50 ns/pF) C
L
+ 15 ns
Output Fall Time
t
THL
= (1.5 ns/pF) C
L
+ 25 ns
t
THL
= (0.75 ns/pF) C
L
+ 12.5 ns
t
THL
= (0.55 ns/pF) C
L
+ 9.5 ns
Output Rise Time
t
TLH
= (3.0 ns/pF) C
L
+ 30 ns
t
TLH
= (1.5 ns/pF) C
L
+ 15 ns
t
TLH
= (1.1 ns/pF) C
L
+ 10 ns
Characteristic
MC14001UB, MC14011UB
V
DD
Vdc
5.0
10
15
5.0
10
15
5.0
10
15
5.0
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
15
−
http://onsemi.com
– 1.2
– 0.25
– 0.62
– 1.8
4.95
9.95
14.95
t
PLH
, t
PHL
0.64
1.6
4.2
4.0
8.0
12.5
Min
Symbol
−
−
−
−
−
−
−
−
−
−
−
t
THL
t
TLH
−
55_C
±
0.1
0.25
0.5
1.0
0.05
0.05
0.05
Max
1.0
2.0
2.5
−
−
−
−
−
−
−
−
−
−
−
−
−
−
3
V
DD
Vdc
5.0
10
15
5.0
10
15
5.0
10
15
4.95
9.95
14.95
– 1.0
– 0.2
– 0.5
– 1.5
I
T
= (0.3
mA/kHz)
f + I
DD
/N
I
T
= (0.6
mA/kHz)
f + I
DD
/N
I
T
= (0.8
mA/kHz)
f + I
DD
/N
0.51
1.3
3.4
4.0
8.0
12.5
Min
−
−
−
−
−
−
−
−
−
−
−
±
0.00001
Typ
(Note 2)
0.0005
0.0010
0.0015
– 1.7
– 0.36
– 0.9
– 3.5
25_C
0.88
2.25
8.8
2.75
5.50
8.25
2.25
4.50
6.75
Min
5.0
5.0
10
15
0
0
0
−
−
−
−
−
−
−
−
−
±
0.1
0.25
0.5
1.0
0.05
0.05
0.05
Max
7.5
1.0
2.0
2.5
Typ
(Note 6)
−
−
−
−
−
−
−
−
−
−
−
−
−
100
50
40
180
90
65
90
50
40
– 0.7
– 0.14
– 0.35
– 1.1
4.95
9.95
14.95
0.36
0.9
2.4
4.0
8.0
12.5
Min
−
−
−
−
−
−
−
−
−
−
−
125_C
Max
180
100
80
200
100
80
360
180
130
±
1.0
0.05
0.05
0.05
Max
7.5
15
30
1.0
2.0
2.5
−
−
−
−
−
−
−
−
−
−
−
−
−
−
mAdc
mAdc
Unit
mAdc
mAdc
mAdc
Unit
Vdc
Vdc
Vdc
Vdc
ns
ns
ns
pF
MC14001UB, MC14011UB
ORDERING INFORMATION
Device
MC14001UBCP
MC14001UBCPG
MC14001UBD
MC14001UBDG
MC14001UBDR2
MC14001UBDR2G
Package
PDIP−14
PDIP−14
(Pb−Free)
SOIC−14
SOIC−14
(Pb−Free)
SOIC−14
SOIC−14
(Pb−Free)
2500 / Tape & Reel
55 Units / Rail
25 Units / Rail
Shipping
†
MC14011UBCP
MC14011UBCPG
MC14011UBD
MC14011UBDG
MC14011UBDR2
MC14011UBDR2G
PDIP−14
PDIP−14
(Pb−Free)
SOIC−14
SOIC−14
(Pb−Free)
SOIC−14
SOIC−14
(Pb−Free)
2500 / Tape & Reel
55 Units / Rail
25 Units / Rail
†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging
Specifications Brochure, BRD8011/D.
20 ns
14
PULSE
GENERATOR
INPUT
*
7
V
SS
t
THL
V
DD
OUTPUT
t
PHL
C
L
OUTPUT
INVERTING
90%
50%
10%
t
TLH
INPUT
90%
50%
10%
20 ns
V
DD
0V
t
PLH
V
OH
V
OL
*All unused inputs of AND, NAND gates must be
connected to V
DD
.
All unused inputs of OR, NOR gates must be
connected to V
SS
.
Figure 1. Switching Time Test Circuit and Waveforms
http://onsemi.com
4
聊聊、笑笑、闹闹
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
