电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

HD74ACT107RP-EL

产品描述ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, SOP-14
产品类别逻辑    逻辑   
文件大小209KB,共7页
制造商Renesas(瑞萨电子)
官网地址https://www.renesas.com/
下载文档 详细参数 全文预览

HD74ACT107RP-EL概述

ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, SOP-14

HD74ACT107RP-EL规格参数

参数名称属性值
零件包装代码SOIC
包装说明SOP,
针数14
Reach Compliance Codeunknown
系列ACT
JESD-30 代码R-PDSO-G14
长度8.65 mm
逻辑集成电路类型J-K FLIP-FLOP
位数2
功能数量2
端子数量14
最高工作温度85 °C
最低工作温度-40 °C
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
传播延迟(tpd)14 ns
认证状态Not Qualified
座面最大高度1.75 mm
最大供电电压 (Vsup)6 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
触发器类型NEGATIVE EDGE
宽度3.95 mm
最小 fmax80 MHz
Base Number Matches1

文档预览

下载PDF文档
HD74AC107/HD74ACT107
Dual JK Flip-Flop (with Separate Clear and Clock)
REJ03D0243–0200Z
(Previous ADE-205-363 (Z))
Rev.2.00
Jul.16.2004
Description
The HD74AC107/HD74ACT107 dual JK master/slave flip-flops have a separate clock for each flip-flop. Inputs to the
master section are controlled by the clock pulse. The clock pulse also regulates the state of the coupling transistors
which connect the master and slave sections. The sequence of operation is as follows: 1) isolate slave from master; 2)
enter information from J and K inputs to master; 3) disable J and K inputs; 4) transfer information from master to slave.
Features
Outputs Source/Sink 24 mA
HD74ACT107 has TTL-Compatible Inputs
Ordering Information: Ex. HD74AC107
Part Name
HD74AC107FPEL
HD74AC107RPEL
Package Type
SOP-14 pin (JEITA)
Package Code Package Abbreviation Taping Abbreviation (Quantity)
FP-14DAV
FP
RP
EL (2,000 pcs/reel)
EL (2,500 pcs/reel)
SOP-14 pin (JEDEC) FP-14DNV
Notes: 1. Please consult the sales office for the above package availability.
2. The packages with lead-free pins are distinguished from the conventional products by adding V at the end of
the package code.
Pin Arrangement
J
1
1
Q
1
2
Q
1
3
K
1
4
Q
2
5
Q
2
6
GND 7
(Top view)
14 V
CC
13
C
D1
12
CP
1
11 K
2
10
C
D2
9
CP
2
8 J
2
Rev.2.00, Jul.16.2004, page 1 of 6
求一个advanteck labtool 48编程器的ICTEST软件
advanteck labtool 48编程器带一个测试TTL门电路的功能。需要在dos下运行的ICTEST。这几天搜遍了网络也没有找到,只有烧录的软件。哪位大哥大姐有的话发给我下,谢谢。论坛附件也可,邮箱也可fe ......
瓜瓜76 TI技术论坛
单片机的内外部结构分析(二)
一、 程序的完善 上一次我们的程序实在是没什么用,要灯亮还要重写一下片子,下面我们要让灯不断地闪烁,这就有一定的实用价值了,比如可以把它当成汽车上的一个信号灯用了。怎样才能让灯不 ......
rain 单片机
基于FPGA的棋类比赛计时器
学校没教过FPGA/CPDL这门课程,但是毕业设计却要我做这个题目。我真是一头雾水。每个人个都在工作阶段了,难道要我花一段时间来学一门课程再完成一个设计吗?抽到题目是我在忙考研,考研失败了 ......
wishtiger FPGA/CPLD
求拟合和高通滤波程序
之前没有做过算法,希望大家若有这类程序,借我看看。。。。{:1_101:} ...
大家都是好朋友 DSP 与 ARM 处理器
[提问]有关WINCE下DS编程
下午花了3个多小时搭建DS开发环境 一开始包含头文件 streams.h 出现一大堆的重定义问题 查询资料后是库文件载入优先DX的目录即可 更正后还剩下2个错误 d:\dxsdk\include\strmif.h(6166) : er ......
ggggds 嵌入式系统
基于W78E54B单片机电话计费器的设计
本文简单介绍了基于W78E54B单片机设计的单路电话计费器。本计费器特点是低成本,可配置性好,可适应各种不同的费率要求,计费器自动识别所拨号码,实现自动计费。...
zzzzer16 单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1179  2701  311  1451  2020  19  46  18  54  40 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved