MB90F342CEPFV,MB90F342CEPFV pdf中文资料,MB90F342CEPFV引脚图,MB90F342CEPFV电路-Datasheet-电子工程世界

MB90F342CEPFV: 产品描述16-bit Microcontroller; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小1MB，共84页; 制造商FUJITSU(富士通); 官网地址http://edevice.fujitsu.com/fmd/en/index.html

下载文档详细参数全文预览

MB90F342CEPFV概述

16-bit Microcontroller

参数名称	属性值
厂商名称	FUJITSU(富士通)
零件包装代码	QFP
包装说明	LFQFP,
针数	100
Reach Compliance Code	unknow
具有ADC	YES
地址总线宽度	24
位大小	16
最大时钟频率	24 MHz
DAC 通道	YES
DMA 通道	YES
外部数据总线宽度	16
JESD-30 代码	S-PQFP-G100
长度	14 mm
I/O 线路数量	80
端子数量	100
最高工作温度	105 °C
最低工作温度	-40 °C
PWM 通道	NO
封装主体材料	PLASTIC/EPOXY
封装代码	LFQFP
封装形状	SQUARE
封装形式	FLATPACK, LOW PROFILE, FINE PITCH
认证状态	Not Qualified
ROM可编程性	FLASH
座面最大高度	1.7 mm
速度	24 MHz
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子形式	GULL WING
端子节距	0.5 mm
端子位置	QUAD
宽度	14 mm
uPs/uCs/外围集成电路类型	MICROCONTROLLER

AD 布线“鬼撞墙”！？？: 最近用AD软件布线的时候发生了一些奇怪的事情：明明什么都没有，有些线取无法通过某些区域？如同该区域有块不可逾越的墙，莫非鬼撞墙？？？具体现象如下图所示大部分差分线可以很正常的布线，但是总会遇到几根怎么都过不去的情况。即使切换成单端手动布线依然无法通过，如下图所示关于差分线的设置规则：其他情况说明：该板卡为转接板：将一个连接器的信号转发给其他多个连接器；输入输出均为差分对，总数在100对以上；信号频...; tianshuihu PCB设计

帮忙看一下adc问题出在哪里，是s3c2440的: 想做个adc采集，s3c2440,用中断的方式，下面是我写的程序，但就是中断不了，不知道问题出在哪里，大家帮忙看一下:AdcInit(void),这个是中断和adc的初始化，IRQ_ADC(void)是adc中断服务程序，裸机跑的void AdcInit(void){int ch=0;//adc通道0Uart_Printf("ADC Init", rADCCON);rPRIORITY=0;//默...; cailong 嵌入式系统

如何解决无线视频监控的三大难题？: 在做视频监控工程时，总会有一些布线比较困难或者无法布线的应用环境，此时，无线视频监控就显得格外重要，甚至于有线无法代替。从无线网络组网的方面来说，所部署的监控点需要根据具体需要来分散或者集中分布，还有就是需要考虑所有监控点的统一接入和管理，并确保无线网络安全、稳定的运行。第一、无线视频监控带宽　　显然，无线网络带宽远不如有线网络。在有线网络系统中，视频监控系统可用带宽很轻易达到70Mb/s至700...; vfd8888 安防电子

我的采样电路噪声波动时大时小，不明白其中缘由，请高人解惑: [i=s] 本帖最后由天涯海角sr 于 2017-5-1 21:51 编辑 [/i]首先说下我的电路，是用来测量直流耐压表的输出电压，经电阻 1000:1 分压后，由AD8479放大器（增益为1）接收模拟信号，并传递给12位AD芯片（最高AD值4095）。单片机+液晶屏用来显示连续9次捕捉的AD值。最初在自己家里试验，用24V的开关电源输出来代替直流耐压表位置，闭合S1、S2，最终显示AD值...; 天涯海角sr 模拟电子

IRFP460栅极加多高电压能使D和S级导通。: 前辈们，请问IRFP460场效应管的栅极加多高电压能使D和S级导通。求助！！！...; zz黑猫zz 模拟电子

【FPGA代码】非阻塞赋值与阻塞赋值: 非阻塞赋值module non_block(c,b,a,clk);output c,b;input clk,a;reg c,b;always @(posedge clk)beginb=a;c=b;endendmodule阻塞赋值module block(c,b,a,clk);output c,b;input clk,a;reg c,b;always @(posedge clk)beginb=a;c...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多