电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

MC74VHC4066DT

产品描述QUAD 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO14
产品类别模拟混合信号IC    信号电路   
文件大小129KB,共12页
制造商Motorola ( NXP )
官网地址https://www.nxp.com
下载文档 详细参数 选型对比 全文预览

MC74VHC4066DT概述

QUAD 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO14

MC74VHC4066DT规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Motorola ( NXP )
包装说明TSSOP, TSSOP14,.25
Reach Compliance Codeunknow
模拟集成电路 - 其他类型SPST
JESD-30 代码R-PDSO-G14
JESD-609代码e0
长度5 mm
正常位置NO
信道数量1
功能数量4
端子数量14
标称断态隔离度40 dB
通态电阻匹配规范20 Ω
最大通态电阻 (Ron)120 Ω
最高工作温度125 °C
最低工作温度-55 °C
输出SEPARATE OUTPUT
封装主体材料PLASTIC/EPOXY
封装代码TSSOP
封装等效代码TSSOP14,.25
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
电源2/12 V
认证状态Not Qualified
座面最大高度1.2 mm
最大供电电压 (Vsup)12 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)2 V
表面贴装YES
最长断开时间80 ns
最长接通时间80 ns
切换MAKE-BEFORE-BREAK
技术CMOS
温度等级MILITARY
端子面层Tin/Lead (Sn/Pb)
端子形式GULL WING
端子节距0.65 mm
端子位置DUAL
宽度4.4 mm

MC74VHC4066DT相似产品对比

MC74VHC4066DT 74VHC4066 MC74VHC4066D MC74VHC4066
描述 QUAD 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO14 QUAD 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO14 QUAD 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO14 QUAD 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO14
如何给80C51芯片加载时钟电路?要哪些东西?
各位大侠,我刚学了点51单片机的知识,现在想通过自己购买一些实验器材,进行巩固。但是在用的时候,80C51芯片的CLK怎么给啊?在电子市场买了几个6M晶振,那么其它的电容要多大?书上还有个反相器,也要接吗?清各位指点。谢谢了...
bob007_2008 嵌入式系统
海洋投影灯在家中体验水族馆的浪漫氛围
无论你在浴室,起居室,卧室,都可以安享美丽动人的水光波漾~ 同时更有音频插孔连接 iPod 等各类设备,作为外接音箱使用,让您在潺潺的水声中,舒缓的乐曲中,彻底放轻松...
xyh_521 创意市集
网友正在移植mpy到 Nucleo-32
[img=457,344]https://forum.micropython.org/download/file.php?id=698[/img][size=14px][url=https://forum.micropython.org/viewtopic.php?t=5566&p=32261]https://forum.micropython.org/viewtopic.php?t=5566&p...
dcexpert MicroPython开源版块
LOTO任意波形发生器SIG82模拟输出继电器吸合断开的信号波形用于算法调试
LOTO任意波形发生器SIG82模拟输出继电器吸合断开的信号波形用于算法调试继电器吸合的电流变化过程是如图这样的波形,0到2的时间大约为17毫秒,2到3的时间大约38毫秒。批量继电器产品吸合是否满足产品标准的时候,不能靠人操作和判断,效率太低了也容易出错。通常要设计软件自动用算法计算0和2之间的时间差。做电流波形采集和自动计算时间差算法不能每次都到现场调试工装和开机测试。如果有个可以调整的足够真实...
LOTO2018 测试/测量
请教一个异步的问题
[table][tr][td]时钟CLKA与CLKB,可否这样操作一个信号(en):时钟CLKA下检测到某条件(A)时,将en置为“1”;然后时钟CLKB检测到en为高后,输出一个时钟宽度的脉冲,并将en拉低,置为“0”?烦请各位高手告之,这样做可不可以?不可以的话,又是因为什么原因呢?[/td][/tr][/table]...
eeleader FPGA/CPLD
约会春天——来个百花争艳
春光明媚,到处放射着明媚的阳光,到处炫耀着五颜的色彩,到处飞扬着悦耳的鸟叫虫鸣,到处飘荡着令人陶醉的香气。这是绿的世界、花的海洋。...
刘志霞 聊聊、笑笑、闹闹

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 709  903  1109  1161  1302 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved