电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CARS-02-LPA-98-A-GD-SM

产品描述Headers and Edge Type Connector,
产品类别连接器    连接器   
文件大小62KB,共1页
制造商Central Semiconductor
标准
下载文档 详细参数 全文预览

CARS-02-LPA-98-A-GD-SM概述

Headers and Edge Type Connector,

CARS-02-LPA-98-A-GD-SM规格参数

参数名称属性值
是否Rohs认证符合
Reach Compliance Codeunknown
Is SamacsysN
Base Number Matches1

文档预览

下载PDF文档
1
2
3
4
5
6
7
8
9
A
A
B
B
C
SPECIFICATIONS
Current Rating:
Contact Material:
Contact Plating:
Contact Resistance:
Insulator Material:
Insulator Resistance:
Withstanding:
Operating Temp:
D
1 Amp
Phosphor Bronze
Full Gold Flash standard
see options
20 m ohms Max.
Polyester, UL94V-0
1000 Megohms min.
AC 300V
-40ºC ~ +105ºC
C
D
E
Series
Rows
CARS
XX
Receptacle Strip
01=Single
.05” x .05”
02=Double
(1.27mm x 1.27mm)
Profile
Positions
LPA
XX
LPA=4.3mm
Single row 1-40
Others available Double row 4-100
Tail
A
A=Standard
(2.4mm)
Plating
XX
TN=Tin
SGXX=Selective Gold
GDXX=Gold
XX=Flash if blank,
10,15,30u”
Options
XX
Blank=none
SM=Surface mount
E
F
RoHS compliant
Rev.
Description
Date
Approved
Drawing
Name
Approved Howard
Checked Lizzy
Drawn Tina
0.0 ± 0.35
1
2
3
4
F
Date
06/29/05
06/29/05
06/29/05 Part No.:
Central Components Manufacturing
440 Lincoln Blvd., Middlesex, New Jersey 08846
Phone 732 469-5720 888 288-5152 Fax 732 469-1919
CARS-01-LPA-XX-A-XX-XX
G
7
8
9
G
0.00 ± 0.20 Angles ± 3’
UNIT: mm
5
6
Description: Female Header P:1.27 x 1.27mm, 4.3mm, Dual Row,
Straight Type
模电技术基础“干货”
本帖最后由 yedaochang 于 2017-9-1 15:59 编辑 天天玩ARM 和FPGA,其实万变不离其宗,就是“纳尼”模电功底一定要扎实。 手持便携式智能锂电池包应用越来越多,使用MCU 输出PWM控制充电 ......
yedaochang 能源基础设施
430 的ADC12IE问题
在ADC_init()AD初始化函数中打开了ADC12IE中断,在ADC12ISR中断函数中需不需要将ADC12IE关掉? 我的程序出现两个问题: 问题1:如果在#pragmavector=ADC_VECTOR __interruptvoidADC12ISR( ......
whaidong123 微控制器 MCU
Xilinx VHDL RAM 的初始化
在网上找到一个RAM的程序,如下。 但我还想加一个Restart的输入口,加了一个process,当Restart和clk为1的时候通过data(10)...
timdong FPGA/CPLD
MTK7688之openwrt烧录
MTK7688 之openwrt烧录 看网上百度的资料都是直接在UBOOT命令行中敲写命令来实现,而且文档都是很老的 ......
wateras1 无线连接
zigbee/bluetooth/wifi/uwb技术规格对比
64754...
kata 无线连接
EEWORLD大学堂----潘文明至简设计法系列教程高效的verilog设计模板
潘文明至简设计法系列教程高效的verilog设计模板:https://training.eeworld.com.cn/course/4146...
xuehua_12 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 435  386  931  1221  507  36  45  32  28  54 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved