电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MX29LV800CTTI-70G

产品描述8M X 16 FLASH 3V PROM, 70 ns, PBGA48
产品类别存储    存储   
文件大小3MB,共76页
制造商Macronix
官网地址http://www.macronix.com/en-us/Pages/default.aspx
标准
下载文档 详细参数 全文预览

MX29LV800CTTI-70G概述

8M X 16 FLASH 3V PROM, 70 ns, PBGA48

MX29LV800CTTI-70G规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码BGA
包装说明TFBGA, TSSOP48,.8,20
针数48
Reach Compliance Codeunknow
ECCN代码3A991.B.1.A
最长访问时间70 ns
备用内存宽度8
启动块TOP
命令用户界面YES
通用闪存接口YES
数据轮询YES
JESD-30 代码R-PBGA-B48
JESD-609代码e6
长度8 mm
内存密度134217728 bi
内存集成电路类型FLASH
内存宽度16
湿度敏感等级3
功能数量1
部门数/规模1,2,1,15
端子数量48
字数8388608 words
字数代码8000000
工作模式ASYNCHRONOUS
最高工作温度85 °C
最低工作温度-40 °C
组织8MX16
封装主体材料PLASTIC/EPOXY
封装代码TFBGA
封装等效代码TSSOP48,.8,20
封装形状RECTANGULAR
封装形式GRID ARRAY, THIN PROFILE, FINE PITCH
并行/串行PARALLEL
峰值回流温度(摄氏度)260
电源3/3.3 V
编程电压3 V
认证状态Not Qualified
就绪/忙碌YES
座面最大高度1.2 mm
部门规模16K,8K,32K,64K
最大待机电流0.000005 A
最大压摆率0.03 mA
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)2.7 V
标称供电电压 (Vsup)3 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Tin/Bismuth (Sn/Bi)
端子形式BALL
端子节距0.8 mm
端子位置BOTTOM
处于峰值回流温度下的最长时间40
切换位YES
类型NOR TYPE
宽度6 mm
Base Number Matches1

文档预览

下载PDF文档
MX29LV400C T/B
MX29LV800C T/B
MX29LV160C T/B
MX29LV400C T/B, MX29LV800C T/B,
MX29LV160C T/B
DATASHEET
The MX29LV160C T/B product family has been discontinued. The MX29LV160C T/B
product family is not recommended for new designs. The MX29LV160D T/B family is the
recommended replacement. Please refer to MX29LV160D T/B datasheet for full specifications
and ordering information, or contact your local sales representative for additional support.
P/N:PM1300
REV. 2.6, DEC. 22, 2011
1
HT48RA0A在红外遥控中的应用
HT48RA0A在红外遥控中的应用用遥控来做事情的时候总是很方便也很舒服HT48RA0A是一块功能很小的单片机适合在这样的地方用...
rain 模拟电子
AES
协议栈启动AES功能后,在MAC,NWK,APS层,调用AES的流程是怎样,一直没搞明白 ...
听吧新征程 无线连接
我要把这个机台的EMI 解出来。 坚决不采用加一堆EMI Core,根本无法组装
来自 电子工程师技术交流(12425841)导电布,铝箔,金钟罩 全试了, 还不行。 就剩电路板了,,,,,,...
伏夜--Olive PCB设计
请教
单片机汇编中,中断和程序调用时,要进行入栈保护,请问那些数值是自动保护的,而不要再编程进行保护呢,我知道地址肯定是自动保护的...
春暖花开 嵌入式系统
【设计工具】《片上系统设计思想与源代码分析》光盘 很好的verilog学习资料
82820《片上系统设计思想与源代码分析》verilog语言,大量模块源代码(SPI,I2C,FLASH,VGA,LCD,usb......)82821...
lidonglei1 FPGA/CPLD
死区时间问题,请看图
以下4个图分别是: 图1:生成互补PWM的程序 图2:图1中程序的仿真 图3:在图上中的程序中添加了一个语句,设置BDTR,以设置死区 图4:图3中程序的仿真 问题:为什么插入死区后,就没有波形 ......
江苏大学 stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1119  2020  470  2717  1587  55  5  11  7  4 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved