Datasheet> 器件分类 > 存储> 存储> NAND01GW3B2BN1

文档预览

NAND01GW3B2BN1: 产品描述128M X 8 FLASH 3V PROM, 35 ns, PDSO48; 产品类别存储存储; 文件大小402KB，共64页; 制造商ST(意法半导体); 官网地址http://www.st.com/

下载文档详细参数全文预览

NAND01GW3B2BN1概述

128M X 8 FLASH 3V PROM, 35 ns, PDSO48

NAND01GW3B2BN1规格参数

参数名称	属性值
是否Rohs认证	不符合
厂商名称	ST(意法半导体)
零件包装代码	TSOP
包装说明	TSOP1,
针数	48
Reach Compliance Code	compli
ECCN代码	EAR99
最长访问时间	35 ns
JESD-30 代码	R-PDSO-G48
JESD-609代码	e0
长度	18.4 mm
内存密度	1073741824 bi
内存集成电路类型	FLASH
内存宽度	8
功能数量	1
端子数量	48
字数	134217728 words
字数代码	128000000
工作模式	ASYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	128MX8
封装主体材料	PLASTIC/EPOXY
封装代码	TSOP1
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, THIN PROFILE
并行/串行	PARALLEL
峰值回流温度（摄氏度）	NOT SPECIFIED
编程电压	3 V
认证状态	Not Qualified
座面最大高度	1.2 mm
最大供电电压 (Vsup)	3.6 V
最小供电电压 (Vsup)	2.7 V
标称供电电压 (Vsup)	3 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子面层	Tin/Lead (Sn/Pb)
端子形式	GULL WING
端子节距	0.5 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	12 mm

文档预览

下载PDF文档

全文
预览

NAND01G-B

NAND02G-B

1 Gbit, 2 Gbit,

2112 Byte/1056 Word Page, 1.8V/3V, NAND Flash Memory

Feature summary

●

High Density NAND Flash memories

–

Up to 2 Gbit memory array

Up to 64Mbit spare area

Cost effective solutions for mass

storage applications

x8 or x16 bus width

Multiplexed Address/ Data

Pinout compatibility for all densities

FBGA

●

NAND interface

–

TSOP48 12 x 20mm

●

Supply voltage

–

1.8V device: V

= 1.7 to 1.95V

3.0V device: V

= 2.7 to 3.6V

x8 device: (2048 + 64 spare) Bytes

x16 device: (1024 + 32 spare) Words

x8 device: (128K + 4K spare) Bytes

x16 device: (64K + 2K spare) Words

Random access: 25µs (max)

Sequential access: 50ns (min)

Page program time: 300µs (typ)

■

●

Page size

–

VFBGA63 9.5 x 12 x 1mm

TFBGA63 9.5 x 12 x 1.2mm

●

Block size

–

Serial Number option

Data protection

–

Hardware and Software Block Locking

Hardware Program/Erase locked during

Power transitions

100,000 Program/Erase cycles

10 years Data Retention

●

Page Read/Program

–

●

Data integrity

–

●

Copy Back Program mode

–

Fast page copy without external

buffering

Internal Cache Register to improve the

program and read throughputs

Block erase time: 2ms (typ)

ECOPACK

packages

Development tools

–

Error Correction Code software and

hardware models

Bad Blocks Management and Wear

Leveling algorithms

File System OS Native reference

software

Hardware simulation models

●

Cache Program and Cache Read modes

–

●

Fast Block Erase

–

Status Register

Electronic Signature

Chip Enable ‘don’t care’

–

for simple interface with microcontroller

●

February 2006

Rev 4.0

1/64

www.st.com

NAND01G-B, NAND02G-B

Contents

Summary description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Memory array organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.1

Bad blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

3.1

3.2

3.3

3.4

3.5

3.6

3.7

3.8

3.9

3.10

3.11

3.12

Inputs/Outputs (I/O0-I/O7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Inputs/Outputs (I/O8-I/O15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Chip Enable (E) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Read Enable (R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Power-Up Read Enable, Lock/Unlock Enable (PRL) . . . . . . . . . . . . . . . . 18

Write Enable (W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Write Protect (WP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Ready/Busy (RB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Bus operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4.1

4.2

4.3

4.4

4.5

4.6

Command Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Address Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Command Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Device operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

6.1

Read Memory Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

6.1.1

Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3/64

Contents

6.1.2

NAND01G-B, NAND02G-B

Page Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

6.2

6.3

Cache Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Page Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

6.3.1

6.3.2

Sequential Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Random Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

6.4

6.5

6.6

6.7

6.8

Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Cache Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Block Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Read Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

6.8.1

6.8.2

6.8.3

6.8.4

6.8.5

6.8.6

Write Protection Bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

P/E/R Controller and Cache Ready/Busy Bit (SR6) . . . . . . . . . . . . . . . 33

P/E/R Controller Bit (SR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Cache Program Error Bit (SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Error Bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

SR4, SR3 and SR2 are Reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

6.9

Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Data protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

7.1

7.2

7.3

7.4

Blocks Lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Blocks Unlock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Blocks Lock-Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Software algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

8.1

8.2

8.3

8.4

8.5

8.6

Bad Block Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Block Replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Wear-leveling algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Error Correction Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Hardware Simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

8.6.1

8.6.2

Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Program and Erase Times and Endurance cycles . . . . . . . . . . . . . . . . 44

4/64

推荐资源

发射器电路和PT2262-IR编码波形图

由TDA2040组成的集成OCL功率放大电路

增益可变的放大器

正弦波-方波波形变换电路

夜间目标显示电路

SBX1483—11／12／51／52 (电视机、录像机、音响设备、空调器和玩具)红外线遥控接收电路

关于如何将函数封装成库使用的方法介绍: 作者：Aki Li 在项目开发过程中，开发者出于保护核心算法的目的，希望将部分核心代码封装起来，使得其他使用者无法查看具体的代码实现细节，而不影响正常的调用。常见的思路是将核心的函 ......; alan000345 微控制器 MCU

怎样才算精通C语言: 如题，行业以搞底层驱动为标准...; 联合国编程基础

//////////谁用过摩斯管,可以简单介绍下吗,如何选取/////////: rt...; longdandan 嵌入式系统

嵌入式平台下医学视频网络通讯系统的软件设计: 11796...; daicheng 嵌入式系统

PCB的抗干扰设计的基本原则: 抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。 1. 抑制干扰源尽可能减小干扰源的du/dt、di/dt。这是抗干扰设计中最优先考虑和最重要的原则。减 ......; 杭猎板 PCB设计

基于安森美LV8548MC电机驱动的蓝牙小车: 为了响应论坛号召，参加安森美设计视频竞赛。先在安森美网站上找器件，发现安森美的东西还是挺齐全，于是乎就打算把以前一直想做的一个项目搬上来：全自动浇花系统，然后花了两 ......; 太阳上的骑士汽车电子

STM32F4编程手册学习2_内存模型

1. 内存映射 MCU将资源映射到一段固定的4GB可寻址内存上，如下图所示。内存映射将内存分为几块区域，每一块区域都有一个定义的内存类型，一些区域还有一些附加的内存类型。内存类型有以下几种： Normal 处理器可以为了性能而对访问该区域的任务进行重排序。 Device 处理器保证访问该内存的任务与其他访问Device或者Stronly-ordered内存的任务相对顺序不变。 Str...[详细]
STM32学习笔记之中断应用概览--以f103为例

　　异常类型　　F103 在内核水平上搭载了一个异常响应系统，支持为数众多的系统异常和外部中断。其中系统异常有8 个(如果把Reset 和HardFault 也算上的话就是10 个)，外部中断有60个。除了个别异常的优先级被定死外，其它异常的优先级都是可编程的。有关具体的系统异常和外部中断可在标准库文件stm32f10x.h 这个头文件查询到，在IRQn_Type 这个结构体里面包含了F10...[详细]
USART波特率 vs SPI速率--学习笔记

　　本篇文章将与大家探讨USART波特率 vs SPI速率。这里提出一个问题，为什么USART的波特率是内核时钟的1/8或者1/16，而SPI最快的频率可以是内核时钟的1/2。　　请大家带着这个问题来阅读本文。　　　　串口和SPI内部时钟　　在回答上面问题之前，需要先了解STM32内部时钟的概念，尤其是串口和SPI的内部时钟。　　STM32里包含有系统时钟、AHB时钟和APB时钟...[详细]
谣言四起、智驾热战，谁在风口浪尖？

智驾圈各有各的节奏。有人忙着推送新版本、低头搞研发，也有人忙着搞宣发，也有人埋头量产。怪就怪在，稍微低调点，就有可能成为谣言的起源。 8 月 19 号，元戎启行官方释放了一段视频，smart 机器人科技有限公司 CEO 陈大宇和元戎启行 CTO 曹通易两人试乘 smart 精灵 5，全程城区辅助驾驶挑战深圳出行高峰。视频中两人有说有笑，主动提到了前段时间网传双方解约的说法。结论就是，根本是...[详细]
并联逆变器的含义，电流顺时针流动

并联逆变器由两个晶闸管(T1和T2)、一个电容器、中心抽头变压器和一个电感器组成。晶闸管用于提供电流通路，而电感器L用于使电流源恒定。这些晶闸管由连接在它们之间的换向电容器控制导通和关断。并联逆变器是什么意思这互补换向方法用于打开和关闭电容器。互补换向意味着当T1接通时，点火角被施加到T2，然后电容器将关断T1。确切的情况是，当T2开启且点火角施加到T1时，由于电容电压，T2将关闭。输出...[详细]
你知道“汽车电子围栏”是什么吗

什么是“汽车电子围栏” 车队管理者可在亚美科技的车辆后台管理系统(PC端或者手机端)中设置一个图形区域(规则或不规则)或按行政区划分。当已安装车智汇智能终端的车辆驶离指定的区域，系统会按事先设定的条件，启动相关的处理程序，及时向车队管理者发出警报及手机端会推送通知。亚美科技课堂：汽车电子围栏的工作流程第一，为汽车安装亚美科技智能终端的产品。第二，车队管理者在亚美科技的车辆后台管理系统中...[详细]
电动汽车的养护问题该怎么解决

由于政策以及节能等原因，新能源汽车越来越受广大消费者的青睐。车子到手了，接下来少不了保养环节，但由于新能源车的动力结构与传统能源车不同，在保养方面也有所区别。今天就来和大家分享一下，关于电动车的电池养护知识。电动汽车主要针对“电池”和“电机”的维护。电动车在使用过程中，要留意汽车用电的情况，当指针从“H”降到“L”附近时，就意味着我们要为汽车充电了。一般情况下，电动车每天都需要充电，便于电...[详细]
汽车网络安全破局之战：CyberMan 赋能信息安全高效开发与未来升级

随着科技的飞速发展，汽车智能化正在以前所未有的速度提升，这不仅增强了汽车的功能性和舒适性，同时也对网络安全提出了更高的要求。汽车智能化的提升，直接带动了网络安全需求的增长，传统依赖Excel、邮件流转与碎片化工具的网络安全流程已不堪重负。面对ISO/SAE 21434，UN R155/R156等全球性法规强制合规压力与日益复杂的攻击面，行业正陷入“合规成本激增、专业人才缺口扩大”的双...[详细]
对于纯电动汽车它是否是真的环保

近几年来，很多人都换上了新能源汽车，而这种车也确实受到了大力的追捧，也认为是未来汽车发展的方向，甚至将来会彻底地取代燃油车。但这些不过都是大家看到的表面现象，而事实上的新能源存在的问题还很多，之所以有这么多人选择了这种车，无非就是看上了国家补贴的政策，也就是说没有了这个补贴，或许这种车型也不会有如此快速的发展，但很多人都在怀疑，相比燃油车，这种车真的环保吗？电动汽车发展到现在也有百年的历史...[详细]
电视常识每日新知：软硬屏区分方法

IPS面板最大的特点就是它的两极都在同一个面上，而不象其它液晶模式的电极是在上下两面，立体排列。该技术把液晶分子的排列方式进行了优化，采取水平排列方式，当遇到外界压力时，分子结构向下稍微下陷，但是整体分子还呈水平状。在遇到外力时，硬屏液晶分子结构坚固性和稳定性远远优于软屏!所以不会产生画面失真和影响画面色彩，可以最大程度的保护画面效果不被损害。 IPS硬屏技术是目前世界上最领先的液晶技术。与...[详细]
台积电遭 28 名美国亚利桑那工厂员工起诉

8 月 25 日消息，台积电作为全球领先的芯片代工制造商，其在美国亚利桑那州建设芯片制造工厂的决定备受瞩目。台积电主要为无晶圆厂（fabless）的芯片设计公司生产芯片，这些公司包括苹果、英伟达、高通、联发科、博通和 AMD 等科技巨头。美国一直渴望在半导体领域实现自给自足，而台积电的这一举措被视为重要一步。特朗普政府为台积电在美国建厂铺平了道路，拜登总统则通过签署《芯片与科学法案》提供了数十...[详细]
用国产大模型，特斯拉接入豆包和DeepSeek

日前，特斯拉发布了《特斯拉车机语音助手使用条款》，宣布车机语音助手将接入火山引擎提供的豆包大模型（云雀大模型）和DeepSeek Chat，而对于具体上线时间官方暂未明确。该条款指出，每辆特斯拉都配备了语音助手功能。车主可以通过物理按键、“嘿，Tesla”或自定义唤醒词激活车机语音助手，进而与车辆进行语音交互。根据特斯拉中国官网更新的《特斯拉车机语音助手使用条款》显示，全新上...[详细]
DMA实现采样数据的直接搬运存储

尝试了下STM32的ADC采样，并利用DMA实现采样数据的直接搬运存储，这样就不用CPU去参与操作了。找了不少例子参考，ADC和DMA的设置了解了个大概，并直接利用开发板来做一些实验来验证相关的操作，保证自己对各部分设置的理解。我这里用了3路的ADC通道，1路外部变阻器输入，另外两路是内部的温度采样和Vrefint，这样就能组成连续的采样，来测试多通道ADC自动扫描了，ADC分规则转换和注入...[详细]
stm32直流电机驱动与测速学习总结

　　通过实验发现，定时器的一个通道控制一个pwm信号。　　在正式开始之前也可以参考这个视频学习资料　　(stm32直流电机驱动) 　　http://www.makeru.com.cn/live/1392_1218.html?s=45051 　　超声波雷达测距仪　　http://www.makeru.com.cn/live/15971_2626.html?s=45051 　　PWM驱动电机不...[详细]
解析数字电视机顶盒的关键技术

　　数字电视机顶盒由高频头、QAM解调器、TS流解复用器、MPEG一2解码器、PAUNTSC视频编码器、嵌人式CPU系统和外围接口、CA模块和上行数据调制器组成。工作原理如附图。　　数字电视机顶盒的工作过程大致如下：高频头接收来自有线网的高频信号，通过QAM解调器完成信道解码，从载波中分离出包含音、视频和其他数据信息的传送流门蜀。传送流中一般包含多个音、视频流及一些数据信息。解复用器则用...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多