电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1520SB500500D

产品描述Passive Delay Line, 1-Func, 10-Tap, True Output, Hybrid, SMD-14
产品类别逻辑    逻辑   
文件大小54KB,共1页
制造商Data Delay Devices
标准
下载文档 详细参数 全文预览

1520SB500500D概述

Passive Delay Line, 1-Func, 10-Tap, True Output, Hybrid, SMD-14

1520SB500500D规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码SOIC
包装说明SOP,
针数14
Reach Compliance Codecompliant
Is SamacsysN
其他特性MAX RISE TIME CAPTURED
JESD-30 代码R-XDSO-G14
逻辑集成电路类型PASSIVE DELAY LINE
功能数量1
抽头/阶步数10
端子数量14
输出阻抗标称值(Z0)50 Ω
输出极性TRUE
封装主体材料UNSPECIFIED
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)NOT SPECIFIED
可编程延迟线NO
认证状态Not Qualified
座面最大高度6.096 mm
表面贴装YES
技术HYBRID
端子形式GULL WING
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
总延迟标称(td)50 ns
宽度6.858 mm
Base Number Matches1
为什么ASIC的频率可以达到GHz,而FPGA只能达到几百MHz?
原文地址 为什么实现同样的电路,asic频率总是(几乎是一定)比FPGA要高?简单来看这是FPGA在要求“可重构”的特性时对速度做出的妥协。FPGA为了满足可重构的特性,被设计成了一个岛状的逻辑 ......
白丁 FPGA/CPLD
求助!伟福E6000仿真器使用时出现的问题
wave6000编译时提示“未安装编译器或编译器路径指定错误” 谁知道什么原因?该怎么解决?谢谢!...
6604439 嵌入式系统
PSpice仿真实践 194页 3.9M.pdf
45095 45096...
wzt Microchip MCU
请教版主主,stm32tim2_ch1toggle无法输出
不好意思,stm32用了这么长时间,还出这问题,但我调了一上午还是一头雾水。请教一下 我需要用tim2_ch1做一个方波(48K)输出, 1、IO口配置成GPIO_Mode_AF_PP 2、不使能USART2 3、t ......
daigang057 stm32/stm8
电子设计大赛---电源类
本帖最后由 paulhyde 于 2014-9-15 03:35 编辑 对于电源类的题目,该怎么样去备赛呢?大家给点意见,感激不尽。 ...
yubinsuifeng 电子竞赛
西班牙外企诚招采购&品控主管(电子元件/配件行业)
西班牙独资企业诚招采购&品控主管行业类型:电子元件/配件工作地点:深圳及周边地区工作职能:- 与现有供应商联系沟通,监管订单生产及品控- 协助总公司进行采购协议谈判- 根据总公司需求开发新 ......
marlocor 求职招聘

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 482  370  1868  2716  801  40  21  34  10  27 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved