Passive Delay Line, 1-Func, 10-Tap, True Output, Hybrid, DIP-14
| 参数名称 | 属性值 |
| 是否无铅 | 不含铅 |
| 是否Rohs认证 | 符合 |
| 零件包装代码 | DIP |
| 包装说明 | DIP, |
| 针数 | 14 |
| Reach Compliance Code | compliant |
| Is Samacsys | N |
| 其他特性 | MAX RISE TIME CAPTURED |
| JESD-30 代码 | R-XDIP-T14 |
| JESD-609代码 | e3 |
| 逻辑集成电路类型 | PASSIVE DELAY LINE |
| 功能数量 | 1 |
| 抽头/阶步数 | 10 |
| 端子数量 | 14 |
| 输出阻抗标称值（Z0） | 100 Ω |
| 输出极性 | TRUE |
| 封装主体材料 | UNSPECIFIED |
| 封装代码 | DIP |
| 封装形状 | RECTANGULAR |
| 封装形式 | IN-LINE |
| 峰值回流温度（摄氏度） | NOT SPECIFIED |
| 可编程延迟线 | NO |
| 认证状态 | Not Qualified |
| 表面贴装 | NO |
| 技术 | HYBRID |
| 端子面层 | TIN |
| 端子形式 | THROUGH-HOLE |
| 端子节距 | 2.54 mm |
| 端子位置 | DUAL |
| 处于峰值回流温度下的最长时间 | NOT SPECIFIED |
| 总延迟标称（td） | 300 ns |
| 宽度 | 7.62 mm |
| Base Number Matches | 1 |
FPGA/CPLD
FPGA/CPLD
电子竞赛
聊聊、笑笑、闹闹
模拟与混合信号
单片机
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
