电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

K4E171612C-TC60

产品描述EDO DRAM, 1MX16, 60ns, CMOS, PDSO44, 0.400 INCH, PLASTIC, TSOP2-50/44
产品类别存储    存储   
文件大小554KB,共35页
制造商SAMSUNG(三星)
官网地址http://www.samsung.com/Products/Semiconductor/
下载文档 详细参数 全文预览

K4E171612C-TC60概述

EDO DRAM, 1MX16, 60ns, CMOS, PDSO44, 0.400 INCH, PLASTIC, TSOP2-50/44

K4E171612C-TC60规格参数

参数名称属性值
是否Rohs认证不符合
零件包装代码TSOP2
包装说明TSOP2, TSOP44/50,.46,32
针数50
Reach Compliance Codeunknown
ECCN代码EAR99
Is SamacsysN
访问模式FAST PAGE WITH EDO
最长访问时间60 ns
其他特性RAS ONLY/CAS BEFORE RAS/HIDDEN REFRESH/SELF REFRESH
I/O 类型COMMON
JESD-30 代码R-PDSO-G44
JESD-609代码e0
长度20.95 mm
内存密度16777216 bit
内存集成电路类型EDO DRAM
内存宽度16
功能数量1
端口数量1
端子数量44
字数1048576 words
字数代码1000000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织1MX16
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码TSOP2
封装等效代码TSOP44/50,.46,32
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE
峰值回流温度(摄氏度)NOT SPECIFIED
电源3.3 V
认证状态Not Qualified
刷新周期4096
座面最大高度1.2 mm
自我刷新YES
最大待机电流0.0005 A
最大压摆率0.08 mA
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)3 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式GULL WING
端子节距0.8 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度10.16 mm
Base Number Matches1
请问如何对zigbee的z-stack协议栈进行裁剪优化呢?
实验室做的项目,四个zigbee节点组成一个网状网络,要求同时上电组网时间<5s,发送指令的时间延迟(即同步性)<800μs,而为现在用官方z-stack协议栈做出来时间延迟在10~20ms之间,组网时间不稳定,在5s左右。考虑到官方zigbee协议可以几百个节点组网,而我只需要四个节点,且MAC地址、PAN ID等都可以提前写好,因此我导师要求我对协议栈进行裁剪优化,去掉不必要的功能,只保留一些...
红飒飒 RF/无线
stm32默认总中断开启吗? 在哪?开Systick中断需要开总中断吗?
stm32默认总中断开启吗? 在哪?开Systick中断需要开总中断吗?...
xinbako stm32/stm8
想了解整个PC的体系架构,应该看哪些书比较适合,请高手推荐一下
本人以前从事过基于ARM的嵌入式驱动(windows mobile)的开发,现在正在从事windows CE在基于龙芯平台上的移植,由于该平台与一般PC的架构很相似,故想参考些有关PC体系架构说明的书籍,包括CPU与北桥南桥芯片,PCI总线,以及一大堆外设等等是如何整合在一起协调工作的,请高手赐教,推荐些这方面的书籍看看,不胜感激!...
ljpronaldo 嵌入式系统
愿天下母亲一生平安--为soso母亲集福
这两天,总有网友问我,怎么没有看到soso!soso的母亲生病住院了,可能近几天在论坛的时间不多!在这里,我们一起祝福soso的母亲早日康复!...
maylove 聊聊、笑笑、闹闹
关于helper2416 内核编译错误问题
大家好我今天编译了s3c-linux.jyx内核。但是出现如下错误fatal error: mach/regs-gpio.h: No such file or directory大家遇到过这个错误码如何解决呀...
cattle 嵌入式系统
quartus 2 求助
module tribuffer (a,b,en,dr);inout[7:0]a,b;input en,dr;reg [7:0]a,b;always@(*)if(dr==1)a=en?b:8'bz;elseb=en?a:8'bz;endmodule为什么会有以下warningWarning (10240): Verilog HDL Always Construct warning at tribu...
caipeifeng2010 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 185  373  792  1197  1465 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved