电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1516SC300201D

产品描述Passive Delay Line, 1-Func, 5-Tap, True Output, Hybrid, SMD-8
产品类别逻辑    逻辑   
文件大小53KB,共1页
制造商Data Delay Devices
标准
下载文档 详细参数 全文预览

1516SC300201D概述

Passive Delay Line, 1-Func, 5-Tap, True Output, Hybrid, SMD-8

1516SC300201D规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码SOIC
包装说明SOP,
针数8
Reach Compliance Codecompliant
Is SamacsysN
其他特性MAX RISE TIME CAPTURED
JESD-30 代码R-XDSO-G8
逻辑集成电路类型PASSIVE DELAY LINE
功能数量1
抽头/阶步数5
端子数量8
输出阻抗标称值(Z0)200 Ω
输出极性TRUE
封装主体材料UNSPECIFIED
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)NOT SPECIFIED
可编程延迟线NO
认证状态Not Qualified
座面最大高度7.366 mm
表面贴装YES
技术HYBRID
端子形式GULL WING
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
总延迟标称(td)30 ns
宽度6.858 mm
Base Number Matches1
cc2430开发相关
要过年了,先分享一些我学cc2430的一些资料,不算多,但是很有用。希望哪位学RF的同学能多分享一些资料,大家共同进步!...
fbihjp TI技术论坛
国内大型通讯公司诚聘如下开发人员
公司为国内大型通讯公司,主要业务TDS-CDMA、LTE等产品; 现诚聘如下开发人员: 最好有移动系统开发经验,工作经验3年以上,学习能力强的可以放宽一下。 高级硬件工程师 10 1、电子或通 ......
hr_xyt FPGA/CPLD
各种PCB设计软件的比较
1、protel 无疑是最早接触的eda软件了,在大部分大学里都有protel软件的课程,但是不得不承认,protel在eda软件家族中的确是最低端的软件之一,制作单面板,两层板尚能得心应手,但 ......
eclipse0 PCB设计
FPGA Arria V 构建基于QSYS的DDR3控制器问题
在ArriaV的开发板上构建了一个基于QSYS的DDR3控制器,里面有NIOSII,DDR3 controller。将产生的sof文件下入板子之后,打开Eclipse界面,进行软件调试,软件就建了个最普通的Helloworld工程,在 ......
陈光809 FPGA/CPLD
IAR与Keil之间的迅速移植
广州周立功公司资料,共享一下,呵呵!...
fengye5340 微控制器 MCU
sockit定制内核u盘无法识别
请问题下,我使用sockit开发板,我按照教程,使用socfpga_3.9_rel的内核生成zimage文件,下到板子里,插上usb hub后,插上U盘,无法被识别是怎么回事?内核中使用的是教程指示的socfpga_deconfig ......
AD_DA FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2403  506  201  2169  1364  23  6  35  51  46 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved