电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1520A751501F

产品描述Passive Delay Line, 1-Func, 10-Tap, True Output, Hybrid, DIP-14
产品类别逻辑    逻辑   
文件大小54KB,共1页
制造商Data Delay Devices
标准
下载文档 详细参数 全文预览

1520A751501F概述

Passive Delay Line, 1-Func, 10-Tap, True Output, Hybrid, DIP-14

1520A751501F规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码DIP
包装说明DIP,
针数14
Reach Compliance Codecompliant
Is SamacsysN
其他特性MAX RISE TIME CAPTURED
JESD-30 代码R-XDIP-T14
JESD-609代码e3
逻辑集成电路类型PASSIVE DELAY LINE
功能数量1
抽头/阶步数10
端子数量14
输出阻抗标称值(Z0)500 Ω
输出极性TRUE
封装主体材料UNSPECIFIED
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
可编程延迟线NO
认证状态Not Qualified
表面贴装NO
技术HYBRID
端子面层TIN
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
总延迟标称(td)750 ns
宽度7.62 mm
Base Number Matches1
2013年全国大学生电子设计竞赛命题原则及征题要求(4月9日)
119900 一、命题原则及要求 1. 命题范围 应以电子技术(包括模拟和数字电路)应用设计为主要内容。可以涉及模-数混合电路、单片机、嵌入式系统、DSP、可编程器件、EDA 软件的应用。题目包 ......
EEWORLD社区 电子竞赛
关于FSM(有限状态机)的 test bench 写法的一点总结
在写FSM的test bench时,会想要检查FSM的state,我知道的方法有下面几个: 1. 把state定义在UUT module的output port里。这样做的缺点很明显,这个port是完全多余的(通常来说),浪费有限的硬 ......
eeleader FPGA/CPLD
【Gravity:AS7341测评】+ 色彩检测器的设计 (兼结题报告)
将可见光传感器的检测值送往串口来输出显示,在使用上总有些不方便的感觉,若为它配上一个小巧的显示屏将会为之改观,图1至图3就是配置OLED显示屏后的显示效果。 522863 图1 起始界面 ......
jinglixixi 国产芯片交流
怎样把hzk16字库存放EEPROM
怎样把hzk16字库存放EEPROM建立一个字库片 用C 谢谢...
yapuljj 单片机
【藏书阁】模拟电子技术基础(西电版 孙肖子)
37758 目录: 第1章 晶体二极管及其基本电路 第2章 双极型晶体管及其放大电路 第3章 场效应管及其基本电路 第4章 集成运算放大器电路 第5章 频率响应 第6章 反馈 第7章 模拟 ......
wzt 模拟电子
单片机最小电路经典
单片机最小电路经典...
mxmooqqq 单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2589  2248  2810  697  507  20  15  26  52  53 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved