电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

1520SC181301B

产品描述Passive Delay Line, 1-Func, 10-Tap, True Output, Hybrid, SMD-14
产品类别逻辑    逻辑   
文件大小54KB,共1页
制造商Data Delay Devices
标准
下载文档 详细参数 全文预览

1520SC181301B概述

Passive Delay Line, 1-Func, 10-Tap, True Output, Hybrid, SMD-14

1520SC181301B规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码SOIC
包装说明SOP,
针数14
Reach Compliance Codecompliant
Is SamacsysN
其他特性MAX RISE TIME CAPTURED
JESD-30 代码R-XDSO-G14
逻辑集成电路类型PASSIVE DELAY LINE
功能数量1
抽头/阶步数10
端子数量14
输出阻抗标称值(Z0)300 Ω
输出极性TRUE
封装主体材料UNSPECIFIED
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)NOT SPECIFIED
可编程延迟线NO
认证状态Not Qualified
座面最大高度7.366 mm
表面贴装YES
技术HYBRID
端子形式GULL WING
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
总延迟标称(td)180 ns
宽度6.858 mm
Base Number Matches1
【Lattice技术问题】关于Lattice DDR IP 控制 burst length的问题
大家好,的DDR现在可以用,但是burst length始终为2, 我想把它换为4. 但是我在IP初始化完之后发LOAD_MR修改其为4,但发现没有效果阿,BL还是2.另我看到手册上说BL初始化时默认为4,但为何我的时钟是2呢? 我的判断是我发现写数据的时候data_rdy的长度始终为2个clk,所以判断当前为BL为2,不知是否有错. 望高手指点,谢谢....
eeleader FPGA/CPLD
玩一玩
玩一玩...
ply001ok NXP MCU
用g2553与ds1302 做的实时时钟,秒跑得很快,不知是什么原因?
这个跟g2553的时钟设置应该没有关系吧...
黑桃K 微控制器 MCU
安凯选用ARM架构,新一代处理器明年初上市
[i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 20:00 编辑 [/i]...
rain 移动便携
如何运用分时控制程序
一台控制器想控制多个被控对象,每个控制对象的程序都固定,怎么样解决这个问题,想一台控制器控制多个的问题,有些文献表示需要用分时计数器。各位大侠谁有类似的程序...
tyrone3000 嵌入式系统
wince开发问题,如何在platform builder下模拟出10个串口。
wince开发问题,如何在platform builder下模拟出10个串口。之后我导出sdk给开发人员用,wince好像自带4个串口,我怎么模拟10个啊???...
michael_tju WindowsCE

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 69  617  687  1322  1655 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved