电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

VJ2220A183GNBAR

产品描述CAPACITOR, CERAMIC, MULTILAYER, 100 V, C0G, 0.018 uF, SURFACE MOUNT, 2220, CHIP, HALOGEN FREE AND ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小183KB,共17页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准  
下载文档 详细参数 全文预览

VJ2220A183GNBAR概述

CAPACITOR, CERAMIC, MULTILAYER, 100 V, C0G, 0.018 uF, SURFACE MOUNT, 2220, CHIP, HALOGEN FREE AND ROHS COMPLIANT

VJ2220A183GNBAR规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid1676769878
包装说明, 2220
Reach Compliance Codecompliant
Country Of OriginIsrael
ECCN代码EAR99
YTEOL7.1
电容0.018 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度2.18 mm
JESD-609代码e4
长度5.59 mm
安装特点SURFACE MOUNT
多层Yes
负容差2%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
封装形式SMT
包装方法TR, EMBOSSED PLASTIC, 11.25/13 INCH
正容差2%
额定(直流)电压(URdc)100 V
尺寸代码2220
表面贴装YES
温度特性代码C0G
温度系数30ppm/Cel ppm/°C
端子面层Silver/Palladium (Ag/Pd)
端子形状WRAPAROUND
宽度5.08 mm
【AT-START-F403A测评】二、对仿真虚拟串口的探索
在上一个评测时我安装了虚拟串口,当然这是自动安装的,不是我一箱情愿安的,当时我心里就有个问号,我想ATLINK居然能虚拟串口出来,难道能用吗???我真是小看了ATLINK,经这次的评测,我发现这个串口居然能用唉!我选的是FLASH读写的那个例程,有的坛友会问干么选FLASH例程?原因是这两天本个用别的32位FLASH想保存个数,娘地不好用。我明天再查查是怎么一回事。由于心怀鬼胎。所以想试试雅特力的...
ddllxxrr 国产芯片交流
DSP28335做一个控制板,那位大侠给指条明路?
小弟初学DSP,啥都不懂,要做一个控制板,用28335,控制两个电机,电机的驱动器是现成的,只需要控制板用can给驱动器发送指令,然后控制板上还得有个接受霍尔传感器的信号,霍尔传感器用来确定零位,现在我的疑问是不知道如何画电路板,不知道改用那些元件,哪位好心的大哥指导我一下,不胜感激。...
flyfish1986 微控制器 MCU
请教:有关交叉编译perl
我现在想在mipsel板上使用perl5.10.0,读了其source code中的INSTALL文档中的Cross-compilation部分(也可以看http://search.cpan.org/~rgarcia/perl/INSTALL#Cross-compilation),发现要进行交叉编译,需要目标机支持ssh,但这样很麻烦,板子的flash不够大.不知道哪位朋友有这方面的经验,请告知小...
losty 嵌入式系统
小信号放大时三运放好还是直接跟随器+运放好??
[i=s] 本帖最后由 paulhyde 于 2014-9-15 04:16 编辑 [/i]弱弱问一下:现在我要放大5mv电压信号,那是用三个op07搭一个三运放放大器电路好,,,还是二个op07。一个用电压跟随器提高输入电阻,一个用于放大好??...
truy203 电子竞赛
触摸式木质收音机
触摸式木质收音机这款酷玩收音机的外壳全部采用木头制成,它的顶部有一些崛起的波纹褶皱,当我们用手指滑过这些波纹褶皱时则可以起到调节音量和调换频率的目标。更有趣的是调频与音量它的显示方式与是直接在木头上显示数字的。很神奇哦!...
xyh_521 创意市集
中断信号生成和应答后清除
下面这段Verilog描述了中断生成和清除,在时钟clk_in的上升沿把app_int_sys_buf的状态打到app_int_sys_r中.同时通过(app_int_sts_buf == 1'b1app_int_sts_r == 1'b0)判断app_int_sts_buf的上升沿生成中断信号app_int_req,如果时钟上升沿时(app_int_ack == 1'b1)则将app_int_r...
eeleader FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 984  1014  1136  1203  1678 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved