电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

PSD913F2-70JIT

产品描述256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52
产品类别半导体    嵌入式处理器和控制器   
文件大小651KB,共95页
制造商ST(意法半导体)
官网地址http://www.st.com/
下载文档 详细参数 全文预览

PSD913F2-70JIT概述

256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52

256K × 8 FLASH, 27 输入/输出, 通用PIA, PQFP52

PSD913F2-70JIT规格参数

参数名称属性值
功能数量1
端子数量52
最大工作温度70 Cel
最小工作温度0.0 Cel
最大供电/工作电压3.6 V
最小供电/工作电压3 V
额定供电电压3.3 V
输入输出总线数量27
加工封装描述塑料, 方型扁平式封装-52
无铅Yes
欧盟RoHS规范Yes
状态DISCONTINUED
包装形状SQUARE
包装尺寸FLATPACK
表面贴装Yes
端子形式GULL WING
端子间距0.6500 mm
端子涂层MATTE 锡
端子位置
包装材料塑料/环氧树脂
温度等级COMMERCIAL
微处理器类型通用PIA
端口数3

文档预览

下载PDF文档
PSD834F2V
Flash PSD, 3.3V Supply, for 8-bit MCUs
2 Mbit + 256 Kbit Dual Flash Memories and 64 Kbit SRAM
PRELIMINARY DATA
FEATURES SUMMARY
s
FLASH IN-SYSTEM PROGRAMMABLE (ISP)
PERIPHERAL FOR 8-BIT MCUs
s
3.3 V±10% SINGLE SUPPLY VOLTAGE
s
2 MBIT OF PRIMARY FLASH MEMORY (8
UNIFORM SECTORS, 32K x 8)
s
256 KBIT SECONDARY FLASH MEMORY (4
UNIFORM SECTORS)
s
64 KBIT OF BATTERY-BACKED SRAM
s
OVER 3,000 GATES OF PLD: DPLD and CPLD
s
27 RECONFIGURABLE I/O PORTS
s
ENHANCED JTAG SERIAL PORT
s
PROGRAMMABLE POWER MANAGEMENT
s
HIGH ENDURANCE:
– 100,000 Erase/WRITE Cycles of Flash
Memory
– 1,000 Erase/WRITE Cycles of PLD
Figure 1. Packages
PQFP52 (M)
PLCC52 (J)
November 2003
This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.
Rev. 2.0
1/95
MSP430 常见错误及解决办法
1、设置IAR软件Tab键缩进字符个数 方法:Tools-Options-Editor-Tab Size,按习惯改后面数字. 2、Error: Undefined external "LcdInit" referred in main( E:\MSP430 \UDP\Debug\Obj ......
qinkaiabc 微控制器 MCU
zigbee地址分配
zigbee的地址是自动分配还是自己分配啊,另外两个终端设备可以通过路由路传信息不...
hytz845 无线连接
也卖几本书,大家看看有没有需要的 已出
本帖最后由 wlzeagle 于 2014-11-3 17:04 编辑 如下图: 177315 100不包邮,有没有人要? ...
wlzeagle 淘e淘
2020年全国大学生电子竞赛试题
504837 504838 504839 504840 504841 504842 504843 ...
gmchen 电子竞赛
会发光的自行车轮胎
52623为了让夜间骑自行车变得更为安全,设计师James Tristram在轮胎上加入了一些LED灯,它们直接依靠车轮的转动即可点亮,能发出一圈红色或是蓝色光环,通过控制还可以让它闪烁和常亮。有了这些 ......
xyh_521 创意市集
CPLD使用原理图设计时,使用两个非门会被优化掉吗?
鄙人刚学CPLD/FPGA,原理图设计过程中,想实现一个延时功能,准备通过两个非门实现,现在问题是,编译过程中使用两个非门会被优化掉吗?有没有哪位大侠知道 ...
U201015703 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1311  1921  739  2833  1490  27  39  15  58  30 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved