Datasheet> 器件分类 > 半导体> 嵌入式处理器和控制器> PSD913F2-70UI

文档预览

PSD913F2-70UI: 产品描述256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52; 产品类别半导体嵌入式处理器和控制器; 文件大小651KB，共95页; 制造商ST(意法半导体); 官网地址http://www.st.com/

下载文档详细参数全文预览

PSD913F2-70UI概述

256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52

256K × 8 FLASH, 27 输入/输出, 通用PIA, PQFP52

PSD913F2-70UI规格参数

参数名称	属性值
功能数量	1
端子数量	52
最大工作温度	70 Cel
最小工作温度	0.0 Cel
最大供电/工作电压	3.6 V
最小供电/工作电压	3 V
额定供电电压	3.3 V
输入输出总线数量	27
加工封装描述	塑料, 方型扁平式封装-52
无铅	Yes
欧盟RoHS规范	Yes
状态	DISCONTINUED
包装形状	SQUARE
包装尺寸	FLATPACK
表面贴装	Yes
端子形式	GULL WING
端子间距	0.6500 mm
端子涂层	MATTE 锡
端子位置	四
包装材料	塑料/环氧树脂
温度等级	COMMERCIAL
微处理器类型	通用PIA
端口数	3

文档预览

下载PDF文档

全文
预览

PSD834F2V

Flash PSD, 3.3V Supply, for 8-bit MCUs

2 Mbit + 256 Kbit Dual Flash Memories and 64 Kbit SRAM

PRELIMINARY DATA

FEATURES SUMMARY

FLASH IN-SYSTEM PROGRAMMABLE (ISP)

PERIPHERAL FOR 8-BIT MCUs

3.3 V±10% SINGLE SUPPLY VOLTAGE

2 MBIT OF PRIMARY FLASH MEMORY (8

UNIFORM SECTORS, 32K x 8)

256 KBIT SECONDARY FLASH MEMORY (4

UNIFORM SECTORS)

64 KBIT OF BATTERY-BACKED SRAM

OVER 3,000 GATES OF PLD: DPLD and CPLD

27 RECONFIGURABLE I/O PORTS

ENHANCED JTAG SERIAL PORT

PROGRAMMABLE POWER MANAGEMENT

HIGH ENDURANCE:

– 100,000 Erase/WRITE Cycles of Flash

Memory

– 1,000 Erase/WRITE Cycles of PLD

Figure 1. Packages

PQFP52 (M)

PLCC52 (J)

November 2003

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.

Rev. 2.0

1/95

PSD834F2V

TABLE OF CONTENTS

SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

KEY FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

PSD ARCHITECTURAL OVERVIEW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Page Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

PLDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

I/O Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

MCU Bus Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

JTAG Port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

In-System Programming (ISP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Power Management Unit (PMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

DEVELOPMENT SYSTEM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

PIN DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

PSD REGISTER DESCRIPTION AND ADDRESS OFFSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

DETAILED OPERATION. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

MEMORY BLOCKS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Primary Flash Memory and Secondary Flash memory Description . . . . . . . . . . . . . . . . . . . . . 15

Memory Block Select Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

INSTRUCTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Power-down Instruction and Power-up Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Programming Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Erasing Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Specific Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Sector Select and SRAM Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Page Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

2/95

PSD834F2V

PLDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

The Turbo Bit in PSD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Decode PLD (DPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Complex PLD (CPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Output Macrocell (OMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Product Term Allocator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Input Macrocells (IMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

MCU BUS INTERFACE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

General Port Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Port Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

MCU I/O Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

PLD I/O Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Address Out Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Address In Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Data Port Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Peripheral I/O Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

JTAG In-System Programming (ISP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Port Configuration Registers (PCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Port Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Ports A and B – Functionality and Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Port D Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Port D – Functionality and Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Port D Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

POWER MANAGEMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

PLD Power Management. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

PSD Chip Select Input (CSI, PD2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Input Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Input Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3/95

PSD834F2V

RESET TIMING AND DEVICE STATUS AT RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Warm Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

I/O Pin, Register and PLD Status at Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Reset of Flash Memory Erase and Program Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

PROGRAMMING IN-CIRCUIT USING THE JTAG SERIAL INTERFACE . . . . . . . . . . . . . . . . . . . . . . 63

Standard JTAG Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

JTAG Extensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Security and Flash memory Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

INITIAL DELIVERY STATE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

AC/DC PARAMETERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

DC AND AC PARAMETERS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

PACKAGE MECHANICAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

PART NUMBERING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

PQFQ52 PIN ASSIGNMENTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

PLCC52 PIN ASSIGNMENTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

REVISION HISTORY. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

4/95

推荐资源

关于linux内核的疑惑: 想学linux驱动编程，但是《linux设备驱动程序(中文第三版) 2.6内核》例子是2.6内核版本，我的机器是Ubuntu14.04，内核版本都3.19了，编译例程会有问题吗？谢谢各位大大，我是初学者:-) ...; wdsky2010 Linux开发

初学者PCB集成库大全: 初学者PCB库设计大全.rar...; 王子渝 PCB设计

ov9650显示问题: 本人最近在做ov9650的驱动，平台为wince5.0 三星2450 现在的问题是为什么camera在显示图像的时候，LCD出现了两个窗口显示图像，而且图像显示不清楚...; 100mdppp 嵌入式系统

英文手册真的不可怕: 昨天在寝室看了一天的lm3s系列的手册，整理了一天的cortex m3的资料，主要是熟悉掌握论坛给的板子，然后上手使用，但是发现翻译过来的资料还是不全，于是就试着读了读英文手册文档，让我很吃惊 ......; 鑫海宝贝聊聊、笑笑、闹闹

wince 下evc连数据库问题: 我在网上下了一个连数据库的例子，同时也把相应的数据库拷到了模拟器的My Documents目录下，编译的时候没有错误，不知道怎么在我的机器上却总是说文件拷贝失败，数据库创建失败？ m_strDataSo ......; lifuguo 嵌入式系统

LPCXpresso文件管理的问题: 用LPCXpresso一段时间，不知道怎么进行文件分类管理，希望能像MDK那样可以分别吧不同的文件放到不同文件夹。现在这样太乱了。希望高手们解答，在此先谢过了。下面来张它们的比较图：本帖最 ......; zhaojun_xf NXP MCU

开启模拟第二春 960H监控产品技术分析

　　在2010年刚推出的时候，960H视频监控技术发展前期是不被看好的，甚至由于DSP、DVR、Decoder的问题而被批前景堪忧，但通过两年的努力，在Sony以及大陆、台、韩三地厂商的用心研发下，960H视频监控技术有了极大提高。笔者通过在Secutech台北展测试的机会，总结出960H的技术发展与各位读者分享。信号噪声高讯杂比(Signal Noise Ratio)的噪声控制...[详细]
基于LabVIEW的战斗机的应用

便携式数字数据采集系统（PDDAS）使用了LabVIEW实时模块和PXI，以控制风洞测试和采集记录来自128个不同通道的空气压力数据 "通过LabVIEW实时模块，可以在各种操作情况下获得采集空气压力数据及向风洞提供反馈控制信号所需的确定性响应时间。" – Dave Scheibenhoffer, G Systems 挑战: 用一个可采集、分析和存储来自下一代喷气式战斗机引擎设计的动...[详细]
音频系统芯片选择多项性能参数详解

系统设计是一个复杂的过程，不仅仅是有IC拿来用就可以了，还有很多细节需要考虑。本文以高保真音乐重放系统为例介绍如何进行芯片选型，以构建符合市场需求的系统。　　现代集成电路产业一直严格遵循着“摩尔定律”高速发展，芯片发展得越快、速度越高，对软件系统的要求就越低。现在速度就是一切，无论是芯片运行速度、软件开发速度，还是产品上市速度。但是有了芯片是否就足够了呢？下面我们试着从一个相对比较简单的...[详细]
基于FPGA的数字频率合成器设计与实现

摘要：为了产生稳定激励信号的目的，采用Verilog硬件语言在FPGA上实现了数字频率合成器的设计，该设计包括累加器、波形存储器、AD转换、低通滤波器等；对累加器、波形存储器都进行了仿真，并下载到FPGA中，经A／D转换，滤波，获得了稳定的正弦激励信号。本设计只实现了正弦信号设计，通过对波形存储器数据改变，可以实现任意波形的输出。关键词：FPGA；数字频率合成器；信号发生器；Verilog...[详细]
不到1300元山寨Galaxy S III更多细节曝光

三星刚出的旗舰新机Galaxy S III固然不错，但是高昂的价格不是每个人都能承受的起。昨天我们报道了一部山寨版的i9300，而现在该机价格和具体配置已经全部出炉。　　这款山寨的Galaxy S III名叫HDC Galaxy S3，其外形甚至UI界面都与原型机异常相似。该机的三围为138×70×9.2mm，配备了一块4.7寸触摸屏，分辨率只有800×480像素。　　该机还搭载了...[详细]
RIM专利价值33.7亿美元：专家表示怀疑

北京时间7月11日消息，业界专家弗洛里安·穆勒(Florian Mueller)最近撰文，讨论了RIM的专利价值，认为它可能不如想像中值钱。　　本周一，《国际商业时报》刊文称，RIM专利价值33.7亿美元。穆勒认为RIM有3357项专利，如果净价值33.7亿美元，投资者会有许多的疑问。　　穆勒进一步称，RIM正采取一个立场，那就是对自己的产品业务没有多少信心。　　文章谈及Google...[详细]
22nm制程撑腰　Intel手机芯片威力大增

英特尔(Intel)下一代手机晶片平台竞争力将更甚以往。挟制程领先优势，英特尔计划于2013年发表新一代行动装置晶片平台--Silvermont，将采用现今最先进的22奈米和三闸极(Tri-Gate)电晶体技术，可望解决过往最为人诟病的功耗与尺寸问题，并与ARM处理器阵营的28奈米方案相互匹敌。 Gartner无线研究部门总监洪岑维认为，除英特尔外，联发科整并晨星后也可望成为手机晶...[详细]
AMD引领云价值的世界

根据最新的数据显示，现在大部分的企业都表示，花费在云计算项目采购上的资金将超过整体IT预算的10%。在2012年，全球的云计算服务收入将达到1488亿美元！在这个数据发达，云计算备受关注的年代，如此庞大的云计算市场，这绝对是一块香喷喷的大蛋糕，大家都想着如何去切割，所以如何更加实现价值云成了各个企业的重中之重。云计算的目的就是为了帮助企业真正地使用到云的价值，相信不用我说大家都知道了吧...[详细]
联发科技与Twitter宣布全球战略合作

【北京讯】2012年7月11日，全球无线通讯及数字媒体 IC 设计领导厂商联发科技股份有限公司 (MediaTek, Inc.) 今日宣布与社交网站领导品牌Twitter展开全球战略合作。联发科技的 MRE 软件平台将预先搭载 Twitter 服务，让广大新兴市场的功能手机用户只要一机在手，就能通过 Twitter 各种应用与服务以享受快速的移动通讯生活。全球移动上网使用量每年不断增加，在新...[详细]
飞兆半导体参展2012便携产品创新技术展

全球领先的高性能功率和移动产品供应商飞兆半导体公司(Fairchild Semiconductor)通过先进的工艺和封装技术，提供大量的功率、模拟和混合信号解决方案。公司将在2012年7月25至26日在深圳会展中心举办的便携产品创新技术展上，重点展示创新移动解决方案。飞兆半导体的展台号码为3B21。便携领域继续呈现高涨的需求，其中智能手机和平板电脑产品尤为突出。飞兆半导体通过高效率设计解决方...[详细]
三菱电机车用J系EV-IPM和EV T-PM亮相PCIM

　　三菱电机开发给汽车使用的J系列EV-IPM和EV T-PM，在6月19至21日于上海世博展览馆举行的PCIM亚洲展 2012中亮相，吸引众多参观者的目光，纷纷了解这个高性能、超可靠、低损耗的汽车用功率半导体模块。　　受到近几年环保意识提高的影响，混合动力汽车和电动汽车等市场不断扩大。由于对汽车有着很高的安全性要求，因而对用于汽车马达驱动的功率半导体模块，也要求其具有超出普通工业用途的可...[详细]
基于ARM的无线气象数据通信系统设计

自动气象站数据采集器一般基于单片机或PC／104总线控制器设计，具有与PC兼容性好、功耗低、体积紧凑等特点，然而如何设计出功能强大，网络传输功能强的自动气象站数据采集器，满足现代气象检测的要求，是一个值得研究的课题。文中基于ARM微处理器和Linux操作系统平台，借助前端无线传感器网络的数据输入，利用嵌入式Qt的开发优势并设计数据通信格式，完成无线气象数据通信系统的设计，实现了数据的可靠...[详细]
基于ARM920T的两种CAN总线扩展方式

1、引言随着工业控制系统逐步的自动化，现代化，现场总线控制系统得到越来越多的重视和应用，CAN总线是目前开发简单，性能价格比高的一种现场总线。相对其他现场总线而言，CAN通信控制器的生产厂家最多、品种最全、应用也最为广泛。基于现场总线控制系统智能化、复杂度的提高，作为现场总线的核心部件微处理器，传统的51芯片，甚至ARM7已经逐渐不能满足需要，ARM9成为合适的选择。但许多ARM9并没有集...[详细]
基于PROFIBUS的变频器在连铸切割机中的应用

1 引言济钢集团第三炼钢厂是济钢集团“十五”期间的重点投资项目，引进的是国内外一流的先进设备和自动化控制技术，其装备达到国内一流、国际先进水平。在转炉、连铸自动化控制体系中，根据现场总线的特点和系统的需要应用了多种总线（Profibus、ControlNet、Devicenet）构成的现场总线控制系统（FCS），这些总线控制系统给转炉、连铸系统提供了安全而可靠的解决方案。1#连铸...[详细]
智能手机本土硬件成本降至400元以下

来源：工信部电信研究院南都制图：刘寅杉　　在刚刚结束的2012年第二季度，中国已崛起为全球第一大智能手机市场。工信部电信研究院公布的今年上半年全国手机行业运行状况则显示，上半年智能机总体出货量达9485.5万部，占同期手机市场出货量的48.66%.国内智能机市场井喷背后，硬件成本的极速下降甚至超出了普通消费者的想象。特别是高通与联发科“联手”搅局低端智能机市场以来，今年二季度大量手机...[详细]

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多