SIHD3N50DT5-GE3,SIHD3N50DT5-GE3 pdf中文资料,SIHD3N50DT5-GE3引脚图,SIHD3N50DT5-GE3电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 分立半导体> 晶体管> SIHD3N50DT5-GE3

SIHD3N50DT5-GE3: 产品描述MOSFET 500V Vds 30V Vgs DPAK (TO-252); 产品类别分立半导体晶体管; 文件大小192KB，共10页; 制造商Vishay(威世); 官网地址http://www.vishay.com; 标准

下载文档详细参数选型对比全文预览

SIHD3N50DT5-GE3在线购买

供应商	器件名称	价格	最低购买	库存
	SIHD3N50DT5-GE3	-	-	点击查看	点击购买

SIHD3N50DT5-GE3概述

MOSFET 500V Vds 30V Vgs DPAK (TO-252)

SIHD3N50DT5-GE3规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	Vishay(威世)
包装说明	SMALL OUTLINE, R-PSSO-G2
Reach Compliance Code	unknown
ECCN代码	EAR99
Factory Lead Time	6 weeks
雪崩能效等级（Eas）	9 mJ
外壳连接	DRAIN
配置	SINGLE WITH BUILT-IN DIODE
最小漏源击穿电压	500 V
最大漏极电流 (ID)	3 A
最大漏源导通电阻	3.2 Ω
FET 技术	METAL-OXIDE SEMICONDUCTOR
JEDEC-95代码	TO-252AA
JESD-30 代码	R-PSSO-G2
元件数量	1
端子数量	2
工作模式	ENHANCEMENT MODE
封装主体材料	PLASTIC/EPOXY
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE
峰值回流温度（摄氏度）	NOT SPECIFIED
极性/信道类型	N-CHANNEL
最大脉冲漏极电流 (IDM)	5.5 A
表面贴装	YES
端子形式	GULL WING
端子位置	SINGLE
处于峰值回流温度下的最长时间	NOT SPECIFIED
晶体管应用	SWITCHING
晶体管元件材料	SILICON

SIHD3N50DT5-GE3相似产品对比

	SIHD3N50DT5-GE3	SIHD3N50DT1-GE3	SIHD3N50DT4-GE3
描述	MOSFET 500V Vds 30V Vgs DPAK (TO-252)	MOSFET 500V Vds 30V Vgs DPAK (TO-252)	MOSFET 500V Vds 30V Vgs DPAK (TO-252)
是否Rohs认证	符合	符合	符合
厂商名称	Vishay(威世)	Vishay(威世)	Vishay(威世)
包装说明	SMALL OUTLINE, R-PSSO-G2	SMALL OUTLINE, R-PSSO-G2	SMALL OUTLINE, R-PSSO-G2
Reach Compliance Code	unknown	unknown	compliant
ECCN代码	EAR99	EAR99	EAR99
Factory Lead Time	6 weeks	6 weeks	6 weeks
雪崩能效等级（Eas）	9 mJ	9 mJ	9 mJ
外壳连接	DRAIN	DRAIN	DRAIN
配置	SINGLE WITH BUILT-IN DIODE	SINGLE WITH BUILT-IN DIODE	SINGLE WITH BUILT-IN DIODE
最小漏源击穿电压	500 V	500 V	500 V
最大漏极电流 (ID)	3 A	3 A	3 A
最大漏源导通电阻	3.2 Ω	3.2 Ω	3.2 Ω
FET 技术	METAL-OXIDE SEMICONDUCTOR	METAL-OXIDE SEMICONDUCTOR	METAL-OXIDE SEMICONDUCTOR
JEDEC-95代码	TO-252AA	TO-252AA	TO-252AA
JESD-30 代码	R-PSSO-G2	R-PSSO-G2	R-PSSO-G2
元件数量	1	1	1
端子数量	2	2	2
工作模式	ENHANCEMENT MODE	ENHANCEMENT MODE	ENHANCEMENT MODE
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR
封装形式	SMALL OUTLINE	SMALL OUTLINE	SMALL OUTLINE
峰值回流温度（摄氏度）	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED
极性/信道类型	N-CHANNEL	N-CHANNEL	N-CHANNEL
最大脉冲漏极电流 (IDM)	5.5 A	5.5 A	5.5 A
表面贴装	YES	YES	YES
端子形式	GULL WING	GULL WING	GULL WING
端子位置	SINGLE	SINGLE	SINGLE
处于峰值回流温度下的最长时间	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED
晶体管应用	SWITCHING	SWITCHING	SWITCHING
晶体管元件材料	SILICON	SILICON	SILICON

推荐资源

集成压力信号调理器MAX1450构成的电桥驱动电路图

【TI荐课】#通过工业级以太网优化系统级设计#: //training.eeworld.com.cn/TI/show/course/5647...; 54chenjq TI技术论坛

问一个大家都知道的很weak的问题: 430里的flash存储器和ram,rom是什么关系?小弟我愚钝,怎么想不清楚程序是在ram里运行还是在flash里?如果作一个类比的话,可不可以想象成flash是硬盘,ram是内存?唉,这么初级的问题都不好意思问,可为了搞明白也只好红着脸了.大家不许笑^_^...; Titan 微控制器 MCU

Altera嵌入式计划: 今天在EEWORLD首页看到“Altera嵌入式计划”这篇文章，仔细的看了一遍，感觉新技术不断发展带给我们的机会也是很多。原文内容如下：一年前Altera宣布获得了MIPS架构授权，随后其竞争对手Xilinx宣布与ARM合作。就在业界默认两家公司将分别成为MIPS及ARM在FPGA领域的“代表”后，Altera于近日公布了其最新的嵌入式计划，打破了业界的猜测：Altera的嵌入式合作伙伴中包括了A...; yzl624358 FPGA/CPLD

哪里有STM32F105的USBHostdemo: 请问哪里有STM32F105的 USB Host demo?...; wfx198410 stm32/stm8

FPGA开发全攻略下: 这是下册技巧篇...; chapman FPGA/CPLD

Once on July 19 at rich Chuan the opening ceremony: Olympic Games quarter recruits to sit up a clan home pack one to become fashion!(Diagram) The quarter of Olympic Games sits up a person who see the game to want to necessarily be not in the minority, ...; herve713 Linux与安卓

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多