SFSD-04-28-G-40.00-SR,SFSD-04-28-G-40.00-SR pdf中文资料,SFSD-04-28-G-40.00-SR引脚图,SFSD-04-28-G-40.00-SR电路-Datasheet-电子工程世界

SFSD-04-28-G-40.00-SR: 产品描述扁平数据线/ IDC数据线 .050" Tiger Eye Double Row Discrete Wire Cable Assembly, Socket; 产品类别电线/电缆电缆组件扁平数据线/ IDC数据线; 文件大小246KB，共2页; 制造商SAMTEC; 官网地址http://www.samtec.com/; 标准

下载文档详细参数全文预览

SFSD-04-28-G-40.00-SR概述

扁平数据线/ IDC数据线 .050" Tiger Eye Double Row Discrete Wire Cable Assembly, Socket

参数名称	属性值
厂商名称	SAMTEC
产品种类	扁平数据线/ IDC数据线
发货限制	Mouser目前不销售该产品。
产品	Discrete Wire Cable Assemblies
连接器端口 A	Socket
连接器端口 A 管脚计数	8 Position
连接器端口 B	No Connector
类型	Cable Assembly
型式	Female
长度	40 in
节距	1.27 mm
封装	Bulk
电流额定值	2.9 A
外壳材料	Polyvinyl Chloride (PVC)
系列	SFSD
工厂包装数量	1

DSP的RF5框架实际上怎么用啊？: 各位朋友，我从零接触dsp，直接就碰到RF5参考框架，我的目的就是学会修改它来开发一个自己的程序，理论也看乱了，就是不之实现怎么做，请朋友们指点迷津！不胜感激！！！...; huj 嵌入式系统

STM32的ADC使用DMA方式时数据被篡改: 最近测试时发现STM32的ADC使用DMA方式读到的数据会出现下边的情况开始怀疑是外界信号产生的高频干扰，经过几天的测试发现这个其实是DMA输出的内存数据中间被插入了额外的数据通过第二张图可以看的很清楚，把中间的高频信号去掉后的波形就会变正常所以高频信号是多出的一部分，不是在原有信号上的叠加还有一个很奇怪的问题，这一部分多余的数据会和实际信号有某种联系，仔细看，把它低通滤波后好像又和原始信号相同这...; littleshrimp stm32/stm8

raw-os 已经更新到1091 版本: raw-os 已经更新到1091 版本，请到官网下载:[url]http://www.raw-os.org/Download.html[/url]修正记录请参考：[url]https://github.com/jorya/raw-os[/url]...; jorya_txj 嵌入式系统

关于PLL被优化的问题: 我用PLL产生6个分频，但是同一时间只能使用一个分频时钟，quartus将其他没使用的分频时钟优化掉了，只布线了一个时钟，请问有没有办法不让quartus优化掉暂不使用的时钟呢？...; zhenpeng25 FPGA/CPLD

ECG十个电极和12导联: ECG十个电极和12导联1.对ECG获取心电图信息不是很了解，ECG只有十个电极为什么称作12导联？电极和导联之间有什么关联？2.什么叫做右脚驱动？为什么不能用左脚？3.除了PPG、ECG、还有BCG技术，如果做心率的检测用哪种技术更好？...; QWE4562009 测试/测量

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多