171-007-25P-.172-P3BL,171-007-25P-.172-P3BL pdf中文资料,171-007-25P-.172-P3BL引脚图,171-007-25P-.172-P3BL电路-Datasheet-电子工程世界

171-007-25P-.172-P3BL: 产品描述Board Connector, 25 Contact(s), 1 Row(s), Male, Straight, Solder Terminal,; 产品类别连接器连接器; 文件大小948KB，共4页; 制造商Glenair; 官网地址http://www.glenair.com/

下载文档详细参数全文预览

171-007-25P-.172-P3BL概述

Board Connector, 25 Contact(s), 1 Row(s), Male, Straight, Solder Terminal,

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
Reach Compliance Code	compli
ECCN代码	EAR99
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD
联系完成终止	TIN LEAD
触点性别	MALE
触点材料	COPPER ALLOY
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
JESD-609代码	e0
MIL 符合性	NO
制造商序列号	171-007
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装方式	STRAIGHT
安装类型	BOARD
装载的行数	1
选件	GENERAL PURPOSE
端子节距	1.27 mm
端接类型	SOLDER
触点总数	25
Base Number Matches	1

FPC板蛇形走线有什么作用: [align=left][color=rgb(111, 111, 111)][font=-apple-system, BlinkMacSystemFont, "][size=14px]FPC上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关＂信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它...; 方学放 PCB设计

请教USB上位机的读写: 有一个USB设备，可不知道端口，怎么读和写数据啊。。用createfile，writefile,readfile的方法我自己用createfile打开USB设备，USB路径中没有加端口，打开句柄成功，但用该句柄写和读数据失败，用getlasterror()显示植为6：invalid_handle希望各位大虾帮忙啊，先谢了。。。...; 672192076 嵌入式系统

【FPGA(cyclone4)第二期】时序与仿真学习-流水线型LUT乘法器: [color=#000][font=Tahoma][size=3]流水操作可以说是Verilog HDL语言的特权，顺序操作如C语言是很难实现流水操作。[/size][/font][/color][color=#000][font=Tahoma][size=3][img]en-resource://resourcemap/56331e37b257207e8153232ad729bf55[/img]...; wsdymg FPGA/CPLD

旮旯pad拆来拆去【多图杀猫】: [i=s] 本帖最后由 ljj3166 于 2015-1-7 22:17 编辑 [/i][b][size=4]坛子里拆解的帖子似乎不是很多啊今天撸一贴其实楼主从小到大都是个破坏王各种破坏，长大了依然有强烈的破坏欲虽然水平有限，但是也算乐在其中这次拆了一个平板影驰的Galapad，采用的是英伟达4核CPUNVIDIA啊，当年也算是N粉，不过后来转阵营了，最后一张N卡是GF2 TI投入ATI怀抱后，玩...; ljj3166 移动便携

CC1101 315M通信距离短: [align=left][color=rgb(85, 85, 85)][font="][size=14px]hi:[/size][/font][/color][/align][align=left][color=rgb(85, 85, 85)][font="][size=14px]我参考TI的[color=rgb(170, 102, 102)][url=http://www.ti....; wuwai 无线连接

【藏书阁】Altera FPGA／CPLD设计高级篇: [b]目录[/b]第1章可编程逻辑设计指导原则11.1可编程逻辑基本设计原则11.1.1面积和速度的平衡与互换原则11.1.2硬件原则111.1.3系统原则131.1.4同步设计原则171.2可编程逻辑常用设计思想与技巧191.2.1乒乓操作191.2.2串并转换211.2.3流水线操作221.2.4异步时钟域数据同步231.3Altera推荐的Coding Style271.3.1Coding ...; wzt FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多