nRF9160
Objective Product Specification
v0.7.1
4418_1177 v0.7.1 / 2018-12-12
nRF9160 features
Features:
Microcontroller:
•
ARM Cortex -M33
•
•
243 EEMBC CoreMark score running from flash memory
Data watchpoint and trace (DWT), embedded trace macrocell (ETM), and
instrumentation trace macrocell (ITM)
•
•
•
•
•
•
•
•
•
•
•
•
•
Serial wire debug (SWD)
Trace port
®
®
LTE modem:
•
•
•
•
Transceiver and baseband
3GPP LTE release 13 Cat-M1 and Cat-NB1 compliant
3GPP LTE release 14 Cat-NB1 and Cat-NB2 compliant
RF transceiver for global coverage
•
•
•
•
•
®
Transceiver HW capability 700-2200 MHz
Up to 23 dBm output power
-108 dBm sensitivity (LTE-M)
Single 50 Ω antenna interface
1 MB flash
256 kB low leakage RAM
ARM Trustzone
®
®
LTE band support (certified):
•
Cat-M1
•
•
•
USA and Canada: B4, B13
Europe: B3, B20
ARM Cryptocell 310
4x SPI master/slave with EasyDMA
4x I2C compatible two-wire master/slave with EasyDMA
4x UART (CTS/RTS) with EasyDMA
I2S with EasyDMA
Digital microphone interface (PDM) with EasyDMA
4x pulse width modulator (PWM) unit with EasyDMA
12-bit, 200 ksps ADC with EasyDMA - eigth configurable channels with
programmable gain
•
•
•
•
•
Cat-NB1
•
Europe: B3, B20
ETSI TS 102 221 compatible UICC interface
DRX, eDRX, PSM
3GPP release 13 coverage enhancement
IP v4/v6 stack
Secure socket API
•
•
•
•
•
2x 32-bit timer with counter mode
2x real-time counter (RTC)
Programmable peripheral interconnect (PPI)
32 general purpose I/O pins
Single supply voltage: 3.0 – 5.5 V
Note:
3.3 - 5.5 V for RF 3GPP compliancy
•
•
All necessary clock sources integrated
Package: 10 × 16 x 1.2 mm LGA
Applications:
•
•
•
•
•
Sensor networks
Logistics and asset tracking
Smart energy
Smart building automation
Smart agriculture
•
•
•
•
Industrial
Retail and monitor devices
Medical devices
Wearables
4418_1177 v0.7.1
ii
Contents
nRF9160 features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ii
1
2
Revision history
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
9
10
10
10
10
11
11
11
11
About this document
.
2.1 Document status
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Peripheral chapters
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Register tables
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.1 Fields and values
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.2 Permissions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.1 DUMMY
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
Product overview
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13
13
13
15
15
16
16
16
17
17
17
17
17
18
3.1 Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 Block diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 Peripheral interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.1 Peripheral ID
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2 Peripherals with shared ID
. . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.3 Peripheral registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.4 Bit set and clear
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.5 Tasks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.6 Events
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.7 Shortcuts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.8 Publish / Subscribe
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.9 Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.10 Secure/non-secure peripherals
. . . . . . . . . . . . . . . . . . . . . . . .
4
Application core
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
19
19
20
20
22
23
26
26
27
28
29
29
29
29
30
30
31
31
35
36
4.1 CPU
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.1 CPU and support module configuration
. . . . . . . . . . . . . . . . . . . . .
4.1.2 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 Memory
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.1 Memory map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.2 Instantiation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.3 Peripheral access control capabilities
. . . . . . . . . . . . . . . . . . . . . .
4.3 VMC — Volatile memory controller
. . . . . . . . . . . . . . . . . . . . . . . .
4.3.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 NVMC — Non-volatile memory controller
. . . . . . . . . . . . . . . . . . . . . .
4.4.1 Writing to flash
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.2 Erasing a secure page in flash
. . . . . . . . . . . . . . . . . . . . . . . . .
4.4.3 Erasing a non-secure page in flash
. . . . . . . . . . . . . . . . . . . . . . .
4.4.4 Writing to user information configuration registers (UICR)
. . . . . . . . . . . . .
4.4.5 Erase all
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.6 NVMC protection mechanisms
. . . . . . . . . . . . . . . . . . . . . . . . .
4.4.7 Cache
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.8 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.9 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5 FICR — Factory information configuration registers
. . . . . . . . . . . . . . . . . .
4418_1177 v0.7.1
iii
4.5.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6 UICR — User information configuration registers
. . . . . . . . . . . . . . . . . . .
4.6.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7.1 EasyDMA array list
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8 AHB multilayer interconnect
. . . . . . . . . . . . . . . . . . . . . . . . . . .
36
41
41
44
46
47
5
Power and clock management
.
. . . . . . . . . . . . . . . . . . . . . . .
48
48
48
50
50
51
54
56
56
58
58
64
72
5.1 Functional description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1 Power management
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.2 Power supply
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.3 Power supply monitoring
. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.4 Clock management
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.5 Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 Current consumption
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.1 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3 Register description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.1 POWER — Power control
. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.2 CLOCK — Clock control
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.3 REGULATORS — Voltage regulators control
. . . . . . . . . . . . . . . . . . . .
6
Peripherals
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
74
6.1 CRYPTOCELL — ARM TrustZone CryptoCell 310
. . . . . . . . . . . . . . . . . . . .
74
6.1.1 Usage
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
75
6.1.2 Always-on (AO) power domain
. . . . . . . . . . . . . . . . . . . . . . . . .
75
6.1.3 Lifecycle state (LCS)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
75
6.1.4 Cryptographic key selection
. . . . . . . . . . . . . . . . . . . . . . . . . .
76
6.1.5 Direct memory access (DMA)
. . . . . . . . . . . . . . . . . . . . . . . . .
76
6.1.6 Standards
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
76
6.1.7 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
77
6.1.8 Host interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
78
6.2 DPPI - Distributed programmable peripheral interconnect
. . . . . . . . . . . . . . .
78
6.2.1 Subscribing to and publishing on channels
. . . . . . . . . . . . . . . . . . . .
79
6.2.2 DPPI controller
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
81
6.2.3 Connection examples
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
81
®
processors
. . .
82
6.2.4 Special considerations for system implementing TrustZone for Cortex-M
6.2.5 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
83
6.3 EGU — Event generator unit
. . . . . . . . . . . . . . . . . . . . . . . . . . .
87
6.3.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
87
6.3.2 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
91
6.4 GPIO — General purpose input/output
. . . . . . . . . . . . . . . . . . . . . . .
91
6.4.1 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
92
6.4.2 GPIO security
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
6.4.3 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
95
6.4.4 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
100
6.5 GPIOTE — GPIO tasks and events
. . . . . . . . . . . . . . . . . . . . . . . . .
101
6.5.1 Pin events and tasks
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
101
6.5.2 Port event
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
102
6.5.3 Tasks and events pin configuration
. . . . . . . . . . . . . . . . . . . . . .
102
6.5.4 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
103
6.5.5 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
109
6.6 IPC — Inter-Processor Communication
. . . . . . . . . . . . . . . . . . . . . . .
109
6.6.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
110
4418_1177 v0.7.1
iv
6.7 I
2
S — Inter-IC sound interface
. . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.1 Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.2 Transmitting and receiving
. . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.3 Left right clock (LRCK)
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.4 Serial clock (SCK)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.5 Master clock (MCK)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.6 Width, alignment and format
. . . . . . . . . . . . . . . . . . . . . . . . .
6.7.7 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.8 Module operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.9 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.10 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.11 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8 KMU — Key management unit
. . . . . . . . . . . . . . . . . . . . . . . . . .
6.8.1 Functional view
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8.2 Access control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8.3 Protecting UICR content
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8.4 Usage
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8.5 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9 PDM — Pulse density modulation interface
. . . . . . . . . . . . . . . . . . . . .
6.9.1 Master clock generator
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.2 Module operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.3 Decimation filter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.4 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.5 Hardware example
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.6 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.7 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.8 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10 PWM — Pulse width modulation
. . . . . . . . . . . . . . . . . . . . . . . .
6.10.1 Wave counter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.2 Decoder with EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.3 Limitations
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.4 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.5 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11 RTC — Real-time counter
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.1 Clock source
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.2 Resolution versus overflow and the prescaler
. . . . . . . . . . . . . . . . .
6.11.3 Counter register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.4 Overflow
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.5 Tick event
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.6 Event control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.7 Compare
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.8 Task and event jitter/delay
. . . . . . . . . . . . . . . . . . . . . . . . .
6.11.9 Reading the counter register
. . . . . . . . . . . . . . . . . . . . . . . .
6.11.10 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11.11 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12 SAADC — Successive approximation analog-to-digital converter
. . . . . . . . . . . .
6.12.1 Shared resources
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.2 Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.3 Digital output
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.4 Analog inputs and channels
. . . . . . . . . . . . . . . . . . . . . . . . .
6.12.5 Operation modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.6 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.7 Resistor ladder
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.8 Reference
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
115
115
115
116
116
117
118
119
121
123
124
134
135
135
136
136
137
141
145
145
145
146
146
147
148
148
156
157
157
161
168
168
169
180
180
181
181
182
182
182
183
185
187
187
195
195
195
196
196
197
197
199
200
201
4418_1177 v0.7.1
v
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
