电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SA51

产品描述500 W, UNIDIRECTIONAL, SILICON, TVS DIODE, DO-15
产品类别分立半导体    二极管   
文件大小69KB,共6页
制造商Won-Top Electronics Co., Ltd.
官网地址https://www.wontop.com/
下载文档 详细参数 全文预览

SA51在线购买

供应商 器件名称 价格 最低购买 库存  
SA51 - - 点击查看 点击购买

SA51概述

500 W, UNIDIRECTIONAL, SILICON, TVS DIODE, DO-15

SA51规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称Won-Top Electronics Co., Ltd.
零件包装代码DO-15
包装说明PLASTIC PACKAGE-2
针数2
Reach Compliance Codeunknow
ECCN代码EAR99
最大击穿电压71.8 V
最小击穿电压56.7 V
击穿电压标称值63 V
外壳连接ISOLATED
最大钳位电压91.1 V
配置SINGLE
二极管元件材料SILICON
二极管类型TRANS VOLTAGE SUPPRESSOR DIODE
JEDEC-95代码DO-15
JESD-30 代码O-PALF-W2
JESD-609代码e0
最大非重复峰值反向功率耗散500 W
元件数量1
端子数量2
最高工作温度175 °C
最低工作温度-65 °C
封装主体材料PLASTIC/EPOXY
封装形状ROUND
封装形式LONG FORM
峰值回流温度(摄氏度)NOT SPECIFIED
极性UNIDIRECTIONAL
最大功率耗散3 W
最大重复峰值反向电压51 V
表面贴装NO
技术AVALANCHE
端子面层Tin/Lead (Sn/Pb)
端子形式WIRE
端子位置AXIAL
处于峰值回流温度下的最长时间NOT SPECIFIED
有偿索取SMDK2440 WINCE 5.0 BSP
搞了几天,发现wince 5.0 BSP的64MB flash驱动一直有问题,一直停留在 FMD: Init Done这里,下面就下不去了。估计是HIVE-Based Registry的问题当我取消HIVE-Based Registry,可以下去,但是没有发现多余的Residentflash,而且USB鼠标也不能用(组件已经加载了支持鼠标和键盘的USB组件)估计也是USB的驱动问题我用的boot是...
Grant WindowsCE
蜂鸣器驱动电路
蜂鸣器是电路设计中常用的器件,广泛用于工业控制报警、机房监控、门禁控制、计算机 等电子产品作预警发声器件,驱动电路也非常简单,然而很多人在设计时往往随意设计,导 致实际电路中蜂鸣器不发声、轻微发声和乱发声的情况发生。某鱼的单片机网盘资料,需要的自己领取https://sourl.cn/uc5rB9下面就 3.3V NPN 三极管驱动有源蜂鸣器设计,从实际产品中分析电路设计存在的问题,提出电路的改进...
可乐zzZ 单片机
想在理工科领域有所成就?看看 T I 工程师怎么说
[align=left][color=#000]TI的员工Krunali Patel从来都不是一个墨守成规的人。[/color][/align][align=left][color=#000]“工程设计最需要的就是灵感,”她说,“当我还是个孩子的时候,我的老师让我们制作一把纸扇,为了与众不同,我用塑料和各种配饰自己定制了一把扇子。不过,当我非常骄傲的在老师面前展示我的作品时,她给了我零分,因为她认...
maylove 模拟与混合信号
SPARTAN3 功耗大,请各位指教
原来用SPARTAN2的整机跑起来也就20多个mA,其中包括运放、AD和存储器。我现在用的SPARTAN3 XC3S200-PQ208的上电后的功耗有80mA,而且没下程序,请问各位大侠现在这种状态正常吗?...
wangqiang4585 FPGA/CPLD
ZRtech Altera CycloneIV FPGA开发板——4位无符号数的加减运算
1、同样新建工程2、本实验要实现的功能是进行4位无符号数的加减运算,板子上电之后进行复位操作,当最右边的按键按下时,进行加法操作,如果最高位有进位的话,那么蜂鸣器就会响,否则蜂鸣器不响,当然本实验中加法操作的进位为1,所以蜂鸣器会响,同时加法操作的和会在最右边的数码管上面显示;当最左边的按键按下时,会进行减法操作,如果最高位有借位的话,那么蜂鸣器就会响,否则蜂鸣器不响,当然本实验中减法操作的借位为...
kaisy FPGA/CPLD
模块例化端口问题
假如代码如下:错误在于top定义的cmd_in为input,data_out为output; 而子模块定义的cmd_in为output,data_in为output;这种问题仿真不报错,语法检查工具:leda或debussy也查不出来。上FPGA平台会有问题。不知道有没有什么方法查此类问题。module top(clk,cmd_in,data_out);input clk;input cmd_in...
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 720  796  990  1328  1647 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved