电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74AC02SJX

产品描述IC GATE NOR 4CH 2-INP 14SOP
产品类别半导体    逻辑   
文件大小296KB,共10页
制造商ON Semiconductor(安森美)
官网地址http://www.onsemi.cn
标准
下载文档 详细参数 选型对比 全文预览

74AC02SJX在线购买

供应商 器件名称 价格 最低购买 库存  
74AC02SJX - - 点击查看 点击购买

74AC02SJX概述

IC GATE NOR 4CH 2-INP 14SOP

74AC02SJX规格参数

参数名称属性值
逻辑类型或非门
电路数4
输入数2
电压 - 电源2 V ~ 6 V
电流 - 静态(最大值)2µA
电流 - 输出高,低24mA,24mA
逻辑电平 - 低0.9 V ~ 1.65 V
逻辑电平 - 高2.1 V ~ 3.85 V
不同 V,最大 CL 时的最大传播延迟6.5ns @ 5V,50pF
工作温度-40°C ~ 85°C
安装类型表面贴装
供应商器件封装14-SOP
封装/外壳14-SOIC(0.209",5.30mm 宽)

文档预览

下载PDF文档
74AC02, 74ACT02 — Quad 2-Input NOR Gate
January 2008
74AC02, 74ACT02
Quad 2-Input NOR Gate
Features
I
CC
reduced by 50% on 74AC02 only
Outputs source/sink 24mA
ACT02 has TTL-compatible inputs
General Description
The AC02/ACT02 contains four, 2-input NOR gates.
Ordering Information
Order Number
74AC02SC
74AC02SJ
74AC02MTC
74AC02PC
74ACT02SC
74ACT02MTC
Package
Number
M14A
M14D
MTC14
N14A
M14A
MTC14
Package Description
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153,
4.4mm Wide
14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153,
4.4mm Wide
Device also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering number.
All packages are lead free per JEDEC: J-STD-020B standard.
Connection Diagram
Logic Symbol
IEEE/IEC
Pin Description
Pin Names
A
n
, B
n
O
n
Inputs
Outputs
Description
©1988 Fairchild Semiconductor Corporation
74AC02, 74ACT02 Rev. 1.5.1
www.fairchildsemi.com

74AC02SJX相似产品对比

74AC02SJX 74ACT02SCX 74AC02MTCX 74AC02SJ 74ACT02MTC 74ACT02MTCX
描述 IC GATE NOR 4CH 2-INP 14SOP IC GATE NOR 4CH 2-INP 14SOIC IC GATE NOR 4CH 2-INP 14TSSOP IC GATE NOR 4CH 2-INP 14SOP IC GATE NOR 4CH 2-INP 14TSSOP IC GATE NOR 4CH 2-INP 14TSSOP
逻辑类型 或非门 或非门 或非门 或非门 或非门 或非门
电路数 4 4 4 4 4 4
输入数 2 2 2 2 2 2
电压 - 电源 2 V ~ 6 V 4.5 V ~ 5.5 V 2 V ~ 6 V 2 V ~ 6 V 4.5 V ~ 5.5 V 4.5 V ~ 5.5 V
电流 - 静态(最大值) 2µA 4µA 2µA 2µA 4µA 4µA
电流 - 输出高,低 24mA,24mA 24mA,24mA 24mA,24mA 24mA,24mA 24mA,24mA 24mA,24mA
逻辑电平 - 低 0.9 V ~ 1.65 V 0.8V 0.9 V ~ 1.65 V 0.9 V ~ 1.65 V 0.8V 0.8V
逻辑电平 - 高 2.1 V ~ 3.85 V 2V 2.1 V ~ 3.85 V 2.1 V ~ 3.85 V 2V 2V
不同 V,最大 CL 时的最大传播延迟 6.5ns @ 5V,50pF 9.5ns @ 5V,50pF 6.5ns @ 5V,50pF 6.5ns @ 5V,50pF 9.5ns @ 5V,50pF 9.5ns @ 5V,50pF
工作温度 -40°C ~ 85°C -40°C ~ 85°C -40°C ~ 85°C -40°C ~ 85°C -40°C ~ 85°C -40°C ~ 85°C
安装类型 表面贴装 表面贴装 表面贴装 表面贴装 表面贴装 表面贴装
供应商器件封装 14-SOP 14-SOIC 14-TSSOP 14-SOP 14-TSSOP 14-TSSOP
封装/外壳 14-SOIC(0.209",5.30mm 宽) 14-SOIC(0.154",3.90mm 宽) 14-TSSOP(0.173",4.40mm 宽) 14-SOIC(0.209",5.30mm 宽) 14-TSSOP(0.173",4.40mm 宽) 14-TSSOP(0.173",4.40mm 宽)

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 348  1628  1170  1488  795  30  59  20  17  56 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved