电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SY100E452JC

产品描述5-BIT DIFFERENTIAL REGISTER
产品类别逻辑    逻辑   
文件大小90KB,共4页
制造商Microchip(微芯科技)
官网地址https://www.microchip.com
下载文档 详细参数 全文预览

SY100E452JC概述

5-BIT DIFFERENTIAL REGISTER

SY100E452JC规格参数

参数名称属性值
厂商名称Microchip(微芯科技)
包装说明QCCJ,
Reach Compliance Codecompli
其他特性WITH DIFFERENTIAL CLOCK
系列100E
JESD-30 代码S-PQCC-J28
长度11.48 mm
逻辑集成电路类型D FLIP-FLOP
位数5
功能数量1
端子数量28
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码QCCJ
封装形状SQUARE
封装形式CHIP CARRIER
传播延迟(tpd)0.8 ns
座面最大高度4.57 mm
表面贴装YES
技术ECL
端子形式J BEND
端子节距1.27 mm
端子位置QUAD
触发器类型POSITIVE EDGE
宽度11.48 mm
最小 fmax1100 MHz

文档预览

下载PDF文档
NOT RECOMMENDED FOR NEW DESIGNS
Micrel, Inc.
5-BIT DIFFERENTIAL
REGISTER
SY10E452
SY100E452
SY10E452
SY100E452
FEATURES
s
s
s
s
s
s
Differential D, CLK and Q
Extended 100E V
EE
range of –4.2V to –5.5V
VBB output for single-ended use
1100MHz min. toggle frequency
Asynchronous Master Reset
Fully compatible with Motorola MC10E/100E452
DESCRIPTION
The SY10/100E452 are 5-bit differential registers with
differential data (inputs and outputs) and clock. The
registers are triggered by a positive transition of the
positive clock (CLK) input. A high on the Master Reset
(MR) asynchronously resets all registers so that the Q
outputs go LOW.
The differential input structures are clamped so that
the inputs of unused registers can be left open without
upsetting the bias network of the devices. The clamping
action will assert the /D and the /CLK sides of the inputs.
Because of the edge-triggered flip-flop nature of the
devices, simultaneously opening both the clock and data
inputs will result in an output which reaches an
unidentified but valid state.
The fully differential design of the devices makes them
ideal for very high frequency applications where a
registered data path is necessary.
s
Available in 28-pin PLCC package
BLOCK DIAGRAM
D
0
D
0
D
Q
R
D
1
D
1
Q
0
Q
0
PIN NAMES
Pin
D [0:4], /D [0:4]
MR
CLK, /CLK
V
BB
Function
Differential Data Inputs
Master Reset Input
Differential Clock Input
V
BB
Reference Output
Differential Data Outputs
V
CC
to Output
D
Q
R
Q
1
Q
1
Q [0:4], Q [0:4]
V
CCO
D
2
D
2
D
Q
R
Q
2
Q
2
D
3
D
3
D
Q
R
Q
3
Q
3
D
4
D
4
CLK
CLK
MR
V
BB
D
Q
R
Q
4
Q
4
M9999-032206
hbwhelp@micrel.com or (408) 955-1690
Rev.: F
Amendment: /0
1
Issue Date: March 2006
大家好 我是新手上路 有点问题需要各位前辈的指点
我用的是Quartus11.0版本,它本身不带仿真,在调用Modelsim时,只能进行Gata level级仿真,而不能进行RTL级的仿真,晚辈很是纳闷,这是怎么回事 麻烦各位了...
leizikobe FPGA/CPLD
TM1804 DEMO
95443 流水燈LED還是要多棵一點,比較有感覺,所以再加一串上去一共14個led,TM1804是可以直接联級擴充的,MCU是用1T的51晶振12Mhz ,實物照:影片如下http://player.youku.com/player.php/sid/XNDQ1 ......
naga568 51单片机
升压boost拓扑电路限制占空比?
升压boost拓扑电路限制占空比?, 而降压 buck的电路 就不用限制呢? ...
Aguilera 电源技术
运放差分放大问题
469813上图是:差分采集电压放大后差分输入ADC转换的电路图 Vshunt是正常的电压输入,R1=R3 1K,R2=R4 5K,R6=R5 100Ω,Vcm=2.5V,OPA333为CMOS精密运放 AINN和AINP是ADC的差分输入 ......
bigbat 模拟电子
急!调试A4的LCD遇到的问题
大家好,现在我在调试A4(ARM11)的LCD驱动遇到一些问题不知道如何去解决,请指点一二。 1 在调节背光时,一点屏,屏的亮度会变化。 2 在背光低时,如果功率过大,频闪的厉害。 3 LCD显示, ......
laopo163 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2155  1843  1019  2481  2058  24  58  30  50  52 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved