240Pin DDR3L 1600 UDIMM
4GB Based on 256Mx8
AQD-D3L4GN16-SQ
Description
DDR3L Unbuffered DIMM is high-speed, low power
memory module that use 256Mx8bits DDR3L SDRAM in
FBGA package and a 2048 bits serial EEPROM on a
240-pin printed circuit board. DDR3L Unbuffered DIMM is
a Dual In-Line Memory Module and is intended for
mounting into 240-pin edge connector sockets.
Synchronous design allows precise cycle control with the
use of system clock. Data I/O transactions are possible
on both edges of DQS. Range of operation frequencies,
programmable latencies allow the same device to be
useful for a variety of high bandwidth, high performance
memory system applications.
CK0, /CK0,CK1, /CK1
CKE0, CKE1
ODT0, ODT1
/S0, /S1
/RAS
/CAS
/WE
DM0~DM7
VDD
VDDQ
V
REF
DQ
V
REF
CA
V
DD
SPD
SA0~SA2
EEPROM
SCL
SDA
VSS
/RESET
VTT
NC
I2C serial bus clock for EEPROM
I2C serial bus data for EEPROM
Ground
Set DRAMs Known State
SDRAM I/O termination supply
No Connection
Clock Input. (Differential pair)
Clock Enable Input.
On-die termination control line
DIMM rank select lines.
Row address strobe
Column address strobe
Write Enable
Data masks/high data strobes
Core power supply
I/O driver power supply
I/O reference supply
Command/address reference
supply
SPD EEPROM power supply
I2C serial bus address select for
Pin Identification
Symbol
A0~A14, BA0~BA2
DQ0~DQ63
DQS0~DQS7
/DQS0~/DQS7
Function
Address/Bank input
Bi-direction data bus.
Data strobes
Differential Data strobes
Features
RoHS compliant products.
JEDEC standard 1.35V(1.28V~1.45V) Power supply
JEDEC standard 1.5V(1.425V~1.575V) Power supply
VDDQ=1.35V(1.28V~1.45V) & 1.5V(1.425V~1.575V)
Clock Freq: 800MHZ for 1600Mb/s/Pin.
Programmable CAS Latency: 6, 7, 8, 9 ,10 ,11
Programmable Additive Latency (Posted /CAS):
0,CL-2 or CL-1 clock
Programmable /CAS Write Latency (CWL)
= 8(DDR3-1600)
8 bit pre-fetch
Burst Length: 4, 8
Bi-directional Differential Data-Strobe
Internal calibration through ZQ pin
On Die Termination with ODT pin
Serial presence detect with EEPROM
Asynchronous reset
Transcend Information Inc.
2
240Pin DDR3L 1600 UDIMM
4GB Based on 256Mx8
AQD-D3L4GN16-SQ
Block Diagram
4GB, 512Mx64 Module(2 Rank x8)
/S0
/S1
/DQS0
DQS0
DM0
DM
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
/DQS1
DQS1
DM1
DM
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
/DQS2
DQS2
DM2
DM
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 23
/DQS3
DQS3
DM3
DM
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 31
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
/DQS7
DQS7
DM7
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DQ 40
DQ 41
DQ 42
DQ 43
DQ 44
DQ 45
DQ 46
DQ 47
/DQS6
DQS6
DM6
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
/DQS5
DQS5
DM5
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
/DQS4
DQS4
DM4
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
/CS DQS /DQS
D0
ZQ
D8
ZQ
D4
ZQ
D12
ZQ
D1
ZQ
D9
ZQ
D5
ZQ
D13
ZQ
D2
ZQ
D10
ZQ
D6
ZQ
D14
ZQ
D3
ZQ
D11
ZQ
D7
ZQ
D15
ZQ
ZQ of D0–D15
BA0~BA2
A0~A15
CKE1
CKE0
/RAS
/CAS
/WE
ODT0
ODT1
CK0
/CK0
CK1
/CK1
240 Ohm *16
EEPROM
SCL
WP
A0 A1 A2
SA0 SA1SA2
BA0–BA2: SDRAMs D0–D15
A0-A15: SDRAMs D0–D15
CKE: SDRAMs D8–D15
CKE: SDRAMs D0–D7
/RAS: SDRAMs D0–D15
/CAS: SDRAMs D0–D15
/WE: SDRAMs D0–D15
ODT: SDRAMs D0–D7
ODT: SDRAMs D8–D15
CK: SDRAMs D0–D7
/CK: SDRAMs D0–D7
CK: SDRAMs D8–D15
/CK: SDRAMs D8–D15
VDDSPD
VDD/VDDQ
SDA
VREFDQ
VSS
VREFCA
EEPROM
D0~D15
D0~D15
D0~D15
D0~D15
NOTE:
1.
2.
3.
4.
DQ-to-I/O wiring is shown as recommended but may be changed.
DQ,DQS,/DQS,ODT,DM,CKE,/S relationships must be
maintained as shown.
DQ,DM,DQS,/DQS resistors: Refer to associated topology
diagram.
For each DRAM,a unique ZQ resistor is connected to ground. The
ZQ resistor is 240 Ohm +/-1%
This technical information is based on industry standard data and tests believed to be reliable. However, Transcend makes no warranties, either
expressed or implied, as to its accuracy and assume no liability in connection with the use of this product. Transcend reserves the right to make changes
Transcend Information Inc.
5
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
