512Mb: x4, x8, x16 DDR2 SDRAM
Features
DDR2 SDRAM
MT47H128M4 – 32 Meg x 4 x 4 Banks
MT47H64M8 – 16 Meg x 8 x 4 Banks
MT47H32M16 – 8 Meg x 16 x 4 Banks
Features
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
RoHS compliant
V
DD
= +1.8V ±0.1V, V
DD
Q = +1.8V ±0.1V
JEDEC-standard 1.8V I/O (SSTL_18-compatible)
Differential data strobe (DQS, DQS#) option
4n-bit prefetch architecture
Duplicate output strobe (RDQS) option for x8
DLL to align DQ and DQS transitions with CK
4 internal banks for concurrent operation
Programmable CAS latency (CL)
Posted CAS additive latency (AL)
WRITE latency = READ latency - 1
t
CK
Selectable burst lengths (BL): 4 or 8
Adjustable data-output drive strength
64ms, 8,192-cycle refresh
On-die termination (ODT)
Industrial temperature (IT) option
Automotive temperature (AT) option
Supports JEDEC clock jitter specification
Options
Marking
• Configuration
–
128 Meg x 4 (32 Meg x 4 x 4 banks)
128M4
–
64 Meg x 8 (16 Meg x 8 x 4 banks)
64M8
–
32 Meg x 16 (8 Meg x 16 x 4 banks)
32M16
• FBGA package (Pb-free)
–
84-ball FBGA (12mm x 12.5mm) Rev. B
CC
–
84-ball FBGA (10mm x 12.5mm) Rev. D
BN
–
84-ball FBGA (8mm x 12.5mm) Rev. F
HR
–
60-ball FBGA (12mm x 10mm) Rev. B
CB
–
60-ball FBGA (10mm x 10mm) Rev. D
B6
–
60-ball FBGA (8mm x 10mm) Rev. F
CF
• FBGA package (with lead)
–
84-ball FBGA (12mm x 12.5mm) Rev. B
GC
–
84-ball FBGA (10mm x 12.5mm) Rev. D
FN
–
84-ball FBGA (8mm x 12.5mm) Rev. F
HW
–
60-ball FBGA (12mm x 10mm) Rev. B
GB
–
60-ball FBGA (10mm x 10mm) Rev. D
F6
–
60-ball FBGA (8mm x 10mm) Rev. F
JN
• Timing – cycle time
–
2.5ns @ CL = 5 (DDR2-800)
-25E
–
2.5ns @ CL = 6 (DDR2-800)
-25
–
3.0ns @ CL = 4 (DDR2-667)
-3E
–
3.0ns @ CL = 5 (DDR2-667)
-3
–
3.75ns @ CL = 4 (DDR2-533)
-37E
1
–
5.0ns @ CL = 3 (DDR2-400)
-5E
1
• Self refresh
–
Standard
None
–
Low-power
L
• Operating temperature
–
Commercial (0°C
≤
T
C
≤
85°C)
None
–
Industrial (–40°C
≤
T
C
≤
95°C;
IT
–40°C
≤
T
A
≤
85°C)
–
Automotive, Revision :D only
AT
(–40°C
≤
T
C
, T
A
≤
105°C)
• Revision
:B
1
/:D
1
/:F
Notes:
1. Not recommended for new designs
PDF: 09005aef82f1e6e2/Source: 09005aef821aed36
512Mb_DDR2_x4x8x16_D1.fm - 512Mb DDR2: Rev. L; Core DDR2: Rev. C 4/08 EN
1
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2004 Micron Technology, Inc. All rights reserved.
Products and specifications discussed herein are subject to change by Micron without notice.
512Mb: x4, x8, x16 DDR2 SDRAM
Features
Table 1:
Key Timing Parameters
Data Rate (MT/s)
Speed Grade
-25E
-25
-3E
-3
-37E
-5E
CL = 3
400
400
400
400
400
400
CL = 4
533
533
667
533
533
400
CL = 5
800
667
667
667
–
–
CL = 6
800
800
–
–
–
–
CL = 7
–
–
–
–
–
–
t
RC (ns)
55
55
54
55
55
55
Table 2:
Parameter
Addressing
128 Meg x 4
32 Meg x 4 x 4 banks
8K
A0–A13 (16K)
BA0–BA1 (4)
A0–A9, A11 (2K)
64 Meg x 8
16 Meg x 8 x 4 banks
8K
A0–A13 (16K)
BA0–BA1 (4)
A0–A9 (1K)
32 Meg x 16
8 Meg x 16 x 4 banks
8K
A0–A12 (8K)
BA0–BA1 (4)
A0–A9 (1K)
Configuration
Refresh count
Row address
Bank address
Column address
Figure 1:
512Mb DDR2 Part Numbers
Example Part Number: MT47H64M8HR-3:F
-
MT47H
Configuration
128 Meg x 4
64
Meg x 8
32 Meg x 16
Package
84-ball 12mm x 12.5mm FBGA
84-ball 10mm x 12.5mm FBGA
84-ball 8mm x 12.5mm FBGA
60-ball
12mm x 10mm FBGA
60-ball
10mm x 10mm FBGA
60-ball
8mm x 10mm FBGA
128M4
64M8
32M16
Pb-Free With Lead
CC
BN
HR
CB
B6
CF
GC
FN
HW
GB
F6
JN
-5E
-37E
-3
-3E
-25
-25E
Speed Grade
t
CK
= 5ns,
CL
= 3
t
CK
= 3.75ns,
CL
= 4
t
CK
= 3ns,
CL
= 5
t
CK
= 3ns,
CL
= 4
t
CK
= 2.5ns,
CL
=
6
t
CK
= 2.5ns,
CL
= 5
L
IT
AT
Options
Low-Power
Industrial
Automotive
Configuration
Package
Speed
{
:
Revision
:B/:D/:F
Revision
Notes:
1. Not all speeds and configurations are available in all packages.
FBGA Part Number System
Due to space limitations, FBGA-packaged components have an abbreviated part
marking that is different from the part number. For a quick conversion of an FBGA code,
see the FBGA Part Marking Decoder on Micron’s Web site:
www.micron.com.
PDF: 09005aef82f1e6e2/Source: 09005aef821aed36
512Mb_DDR2_x4x8x16_D1.fm - 512Mb DDR2: Rev. L; Core DDR2: Rev. C 4/08 EN
2
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2004 Micron Technology, Inc. All rights reserved.
512Mb: x4, x8, x16 DDR2 SDRAM
Table of Contents
Table of Contents
Table of Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
Industrial Temperature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
Automotive Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
Ball Assignments and Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
Electrical Specifications – Absolute Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
Temperature and Thermal Impedance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
Electrical Specifications – I
DD
Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
I
DD
Specifications and Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
I
DD
7 Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
AC Timing Operating Specifications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
AC and DC Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
ODT DC Electrical Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Input Electrical Characteristics and Operating Conditions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Output Electrical Characteristics and Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
Output Driver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
Power and Ground Clamp Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
AC Overshoot/Undershoot Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
Input Slew Rate Derating. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
Truth Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
LOAD MODE (LM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
ACTIVATE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
Mode Register (MR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
Extended Mode Register (EMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
Extended Mode Register 2 (EMR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
Extended Mode Register 3 (EMR 3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
ACTIVATE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84
WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94
PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Power-Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Precharge Power-Down Clock Frequency Change . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
ODT Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
PDF: 09005aef82f1e6e2/Source: 09005aef821aed36
512Mb_DDR2_x4x8x16_TOC.fm - 512Mb DDR2: Rev. L; Core DDR2: Rev. C 4/08 EN
3
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2004 Micron Technology, Inc. All rights reserved.
512Mb: x4, x8, x16 DDR2 SDRAM
Table of Contents
MRS Command to ODT Update Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
PDF: 09005aef82f1e6e2/Source: 09005aef821aed36
512Mb_DDR2_x4x8x16_TOC.fm - 512Mb DDR2: Rev. L; Core DDR2: Rev. C 4/08 EN
4
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2004 Micron Technology, Inc. All rights reserved.
512Mb: x4, x8, x16 DDR2 SDRAM
State Diagram
State Diagram
Figure 2:
Simplified State Diagram
Initialization
sequence
OCD
default
CKE
L
Self
refreshing
S
R
PRE
Setting
MRS
EMRS
(E)MRS
Idle
all
banks
precharged
H
C
KE
REFRESH
Refreshing
C
K
E
H
C
K
E
L
Precharge
power-
down
E
C
K
L
ACT
Automatic
Sequence
Command Sequence
CKE
L
CKE
L
Activating
Active
power-
down
C
KE L
C
K
E
C
K
H
EL
Bank
active
ACT = ACTIVATE
CKE
H =
CKE
HIGH, exit power-down or self refresh
CKE
L =
CKE
LOW, enter power-down
(E)MRS = (Extended) mode register set
PRE = PRECHARGE
PRE A = PRECHARGE ALL
READ = READ
READ AP = READ with auto precharge
REFRESH = REFRESH
SR
=
SELF
REFRESH
WRITE = WRITE
WRITE AP = WRITE with auto precharge
WRITE
W
E
RIT
RE
A
D
READ
Writing
AP
READ
WRITE
Reading
RE
RIT
E
AD
W
REA
DA
P
W
E
RIT
AP
AP
READ AP
WRITE AP
Writing
with
auto
precharge
PR
E,
PR
E
A
PR
E,
PR
EA
PRE, PRE A
Precharging
Reading
with
auto
precharge
Notes:
1. This diagram provides the basic command flow. It is not comprehensive and does not iden-
tify all timing requirements or possible command restrictions such as multibank interaction,
power down, entry/exit, etc.
PDF: 09005aef82f1e6e2/Source: 09005aef821aed36
DDR2_x4x8x16_Core1.fm - 512Mb DDR2: Rev. L; Core DDR2: Rev. C 4/08 EN
5
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2004 Micron Technology, Inc. All rights reserved.
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
