531FB33M0000DGR,531FB33M0000DGR pdf中文资料,531FB33M0000DGR引脚图,531FB33M0000DGR电路-Datasheet-电子工程世界

531FB33M0000DGR: 产品描述SINGLE FREQUENCY XO, OE PIN 1; 产品类别无源元件振荡器; 文件大小450KB，共12页; 制造商Silicon Laboratories Inc; 标准

下载文档详细参数全文预览

531FB33M0000DGR在线购买

供应商	器件名称	价格	最低购买	库存
	531FB33M0000DGR	-	-	点击查看	点击购买

SINGLE FREQUENCY XO, OE PIN 1

Cyclone V试用报告二 ROM空间测试: FPGA中“时间”和“空间”是两个比较重要的概念。所谓时间，多指系统运行速度；空间，大都关乎逻辑门、内存等资源的使用。在FPGA开发中，以时间换空间和以空间换时间是经常用到的。随着FPGA资源越来越丰富，人们似乎不再那么关心空间使用，更关心时间资源。内存空间的使用可以通过牺牲空间来提升系统运行速度，Cyclone V 拥有丰富的存储资源：■ DDR3 SDRAM■ Four 128-Mbyte (...; buer1209 FPGA/CPLD

求助S3C44B0三星处理器程序: 我是在校大学生，学校选修嵌入式课程，需要期末需要写一个程序设计，哪位大神能帮我写一份完整的万年历程序吗？跪谢！...; 马蹄疾 ARM技术

时钟周期问题（了解的人简单，我没找到答案，问问）: C8051F系列中的djnz周期为2/4，什么情况下是2，什么时候是4，知道的说下，我把说明书看遍了都没找到有说的...; junxz 嵌入式系统

【求助】基本的BiCMOS反相器电路: 本文出自康华光《电子字电路基础－数字部分》第五版 P99基本的BiCMOS反相器电路：我不明白本文的划篮线部分：为什么T2会导通呢?依我理解，当VI为[b]高电平[/b]时，M1导通，使M2的栅极的确是低电平。但是V1e＝-0.7V，再通过Mn导通，使得M2的漏极为-0.7V。无法使T2导通的！！大家看看怎么回事？...; itmssliyan 模拟电子

DDS ip核仿真输出总是不定态: 我使用的是ISE 10.1，仿真用的是modelsim SE6.5 仿真的DDS ip核版本是Direct Digital Synthesizer5.0。输出总是不定态是怎么回事？求助。。。我在ISE12.4里仿真DDS compiler4.0能出来结果，但现在要用一块sparten2的芯片，只能用ISE10.1。唉，愁啊~我是新手，大家觉得有什么想法，可能是什么问题都可以说，帮帮忙~~~谢了[[...; Arge_Chan FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多