电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1812J1K00471FAT

产品描述CAP CER 470PF 1KV C0G/NP0 1812
产品类别无源元件   
文件大小3MB,共9页
制造商Knowles
官网地址http://www.knowles.com
标准
下载文档 详细参数 全文预览

1812J1K00471FAT概述

CAP CER 470PF 1KV C0G/NP0 1812

1812J1K00471FAT规格参数

参数名称属性值
电容470pF
容差±1%
电压 - 额定1000V(1kV)
温度系数C0G,NP0(1B)
工作温度-55°C ~ 125°C
等级AEC-Q200
应用汽车级
安装类型表面贴装,MLCC
封装/外壳1812(4532 公制)
大小/尺寸0.177" 长 x 0.126" 宽(4.50mm x 3.20mm)
厚度(最大值)0.098"(2.50mm)
通知这些产品类型目前有市场需求,因此提前期会变动、延长。提前期可能不同。

文档预览

下载PDF文档
Automotive Grade
Capacitors
AEC-Q200
为什么我把朋友呃一段程序拿过来看到注释是乱码
RT8079980800我的版本是modelsimSE6.5的,我查了以前其他版本比如6.2的,主菜单“view”下“Encoding”选GB2312,但是版本不一样我找不到,这个软件我也刚用,小白一个,哪位大虾能告知一下,谢 ......
kaisfree FPGA/CPLD
ubuntu下gedit不能用解决方法
ubuntu下gedit不能用解决方法分类:LINUXsu root 后出现不能用gedit命令。如图:jerry@jerry:~$ su root密码:root@jerry:/home/jerry# lsDesktop linux-2.6.35.9 study 视频 下载examples.desk ......
regove Linux开发
CC2530下载板/底座
项目要求不能在产品板上下载程序,所以在焊接之前必须下载好,故而寻求一种CC2530/pin40脚的底座,求各路大神指教。如果是个人开发出来的,有偿求购。急...
DILIDILI 无线连接
关于btfss和btfsc指令问题
如图,为什么程序只能显示一个数字,不能两个交替的显示。 ...
windirection Microchip MCU
时钟clk由输入量a和b与门产生,作为D触发器的时钟信号,用VHDL语言怎么编啊?
时钟clk由输入量a和b与门产生,作为D触发器的时钟信号,用VHDL语言怎么编啊? 好像clk不能定义成变量variable和signal类型,该怎么编啊...
wuweiliang FPGA/CPLD
轨压传感器
有没有做过这个产品,交流一下...
zhaochong110 传感器

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1380  2443  1664  812  1862  45  27  19  25  49 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved