Datasheet> 器件分类 > 嵌入式处理器和控制器> 微控制器和处理器> UPSD3212C-24U6T

文档预览

UPSD3212C-24U6T: 产品描述8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP80; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小1MB，共181页; 制造商ST(意法半导体); 官网地址http://www.st.com/; 标准

下载文档详细参数全文预览文档解析

UPSD3212C-24U6T概述

8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP80

8位, FLASH, 40 MHz, 单片机, PQFP80

UPSD3212C-24U6T规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	ST(意法半导体)
Reach Compliance Code	compli
位大小	8
CPU系列	8051
JESD-30 代码	S-PQFP-G80
端子数量	80
最高工作温度	85 °C
最低工作温度	-40 °C
封装主体材料	PLASTIC/EPOXY
封装代码	QFP
封装等效代码	QFP80,.55SQ,20
封装形状	SQUARE
封装形式	FLATPACK
电源	5 V
认证状态	Not Qualified
RAM（字节）	2048
ROM（单词）	65536
ROM可编程性	FLASH
速度	24 MHz
标称供电电压	5 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子形式	GULL WING
端子节距	0.5 mm
端子位置	QUAD

文档解析

这份文件描述的是UPSD3212A、UPSD3212C和UPSD3212CV系列微控制器，它们结合了基于8051的微控制器、灵活的内存结构、可编程逻辑以及包括USB在内的丰富外设，形成了理想的嵌入式控制器。这些微控制器的内存结构具体工作方式如下：

内存组织：这些设备的标准8032核心拥有分别为程序内存和数据内存的64KB地址空间。程序内存是8032执行指令的地方，数据内存用于保存数据变量。闪存可以映射到程序或数据空间中的任何地址。除了在闪存编程或更新期间，闪存只能读取，不能写入。
闪存内存：包含两个闪存内存块：主闪存（512Kbit）和次闪存（128Kbit）。这些闪存块可以被映射到用户在PSDsoft工具中定义的任何地址空间。它们也可以通过芯片上的可编程解码逻辑轻松地超出64KB的页面。
SRAM：内部SRAM由256字节组成，包括堆栈区域。SFR（特殊功能寄存器）占用内部SRAM的高128字节，只能通过直接寻址访问。
外部RAM：在PSD模块中有2KB的外部RAM，可以通过用户在PSDsoft开发工具中定义的任何地址空间映射。
XRAM-PSD：PSD模块中的2KB XRAM-PSD可以通过DPLD（解码PLD）映射到任何地址空间。
SFR：SFR可以只能通过直接寻址访问，位于地址范围80h到FFh。
程序内存：由两个闪存内存组成：主闪存（64Kbit）和次闪存（16Kbit）。闪存可以在程序或数据空间中映射，也可以在闪存更新或编程期间映射到数据内存空间。
数据内存：内部数据内存被划分为四个物理分离的块：256字节的内部RAM，128字节的SFR区域和PSD模块中的2KB（XRAMPSD）。
页寄存器：用于访问超出64KB地址空间的内存。用户可以通过PSDsoft工具来配置页寄存器，以便将主闪存、次闪存和SRAM映射到8032的程序或数据地址空间。
内存块选择信号：由DPLD生成，用于选择所有内部内存块，如主闪存、次闪存和SRAM。
内存映射模式：用户可以通过设置VM寄存器来配置内存映射模式，该寄存器允许将主闪存、次闪存和SRAM映射到程序空间、数据空间或两者。

这些微控制器的内存结构设计提供了灵活性和可扩展性，允许开发者根据应用需求进行内存映射和访问控制。

文档预览

下载PDF文档

全文
预览

UPSD3212A

UPSD3212C, UPSD3212CV

Flash programmable system devices

with 8032 MCU and USB and programmable logic

Features

■

Fast 8-bit 8032 MCU

– 40 MHz at 5.0 V, 24 MHz at 3.3 V

– Core, 12-clocks per instruction

Dual Flash memories with memory

management

– Place either memory into 8032 program

address space or data address space

– Read-while-write operation for in-

application programming and EEPROM

emulation

– Single voltage program and erase

– 100 K minimum erase cycles, 15-year

retention

Clock, reset, and supply management

– Normal, idle, and power down modes

– Power-on and low voltage reset supervisor

– Programmable watchdog timer

Programmable logic, general-purpose

– 16 macrocells

– Implements state machines, glue-logic, etc.

Timers and interrupts

– Three 8032 standard 16-bit timers

– 10 Interrupt sources with two external

interrupt pins

A/D converter

– Four channels, 8-bit resolution, 10 µs

Device summary

Max. clock 1st

2nd

8032

SRAM GPIO USB

(V)

(MHz)

Flash Flash

bus

64 KB 16 KB

2 KB

Yes

Pkg.

Temp.

LQFP52 (T)

52-lead, thin,

quad flat package

■

LQFP80 (U)

80-lead, thin, quad

flat package

■

Communication interfaces

– USB v1.1, low-speed 1.5 Mbps,

3 endpoints

– I

C master/slave bus controller

– Two UARTs with independent baud rate

– Six I/O ports with up to 46 I/O pins

– 8032 address/data bus available on

TQFP80 package

– 5 PWM outputs, 8-bit resolution

JTAG in-system programming

– Program the entire device in as little as

10 seconds

Single supply voltage

– 4.5 to 5.5 V

– 3.0 to 3.6 V

ECOPACK® packages

■

Table 1.

Order code

UPSD3212C-40T6

UPSD3212CV-24T6

UPSD3212C-40U6

UPSD3212CV-24U6

UPSD3212A-40T6

UPSD3212A-40U6

4.5-5.5 TQFP52 –40°C to 85°C

3.0-3.6 TQFP52 –40°C to 85°C

4.5-5.5 TQFP80 –40°C to 85°C

3.0-3.6 TQFP80 –40°C to 85°C

4.5-5.5 TQFP52 –40°C to 85°C

4.5-5.5 TQFP80 –40°C to 85°C

January 2009

Rev 6

1/181

www.st.com

Contents

UPSD3212A, UPSD3212C, UPSD3212CV

Contents

UPSD321xx description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1

52-pin package I/O port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Architecture overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.1

2.2

Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.2.1

2.2.2

2.2.3

2.2.4

2.2.5

2.2.6

2.2.7

Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

B register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Stack pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Program counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Program status word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Registers R0~R7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Data pointer register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

2.3

2.4

2.5

2.6

2.7

2.8

Program memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Data memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

XRAM-PSD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

SFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Addressing modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

2.8.1

2.8.2

2.8.3

2.8.4

2.8.5

2.8.6

Direct addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Indirect addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Immediate constants addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Indexed addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.9

2.10

2.11

Arithmetic instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Logical instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Data transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

2.11.1

2.11.2

2.11.3

Internal RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

External RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Lookup tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

2.12

2.13

2/181

Boolean instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Relative offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

UPSD3212A, UPSD3212C, UPSD3212CV

Contents

2.14

2.15

Jump instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Machine cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

UPSD321xx hardware description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

MCU module description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

4.1

Special function registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Interrupt system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

5.1

5.2

5.3

5.4

5.5

5.6

5.7

5.8

5.9

5.10

External Int0 interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Timer 0 and 1 interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Timer 2 interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

C interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

External Int1 interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

USB interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

USART interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Interrupt priority structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Interrupt enable structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

How interrupts are handled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Power-saving mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

6.1

6.2

6.3

6.4

6.5

Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Power-down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Power control register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Power-down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

I/O ports (MCU module) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

7.1

Port type and description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Supervisory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

9.1

9.2

External reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Low V

voltage reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3/181

Contents

UPSD3212A, UPSD3212C, UPSD3212CV

9.3

9.4

Watchdog timer overflow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

USB reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Timer/counters (Timer 0, Timer 1 and Timer 2) . . . . . . . . . . . . . . . . . . 58

11.1

Timer 0 and Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

11.1.1

11.1.2

11.1.3

11.1.4

Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

11.2

Timer 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Standard serial interface (UART) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

12.1

12.2

Multiprocessor communications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

Serial port control register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

12.2.1

12.2.2

12.2.3

12.2.4

12.2.5

12.2.6

Baud rates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

Using Timer 1 to generate baud rates . . . . . . . . . . . . . . . . . . . . . . . . . . 67

Using Timer/counter 2 to generate baud rates . . . . . . . . . . . . . . . . . . . 67

More about Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

More about Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

More about Modes 2 and 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Analog-to-digital convertor (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

13.1

ADC interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Pulse width modulation (PWM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

14.1

14.2

14.3

4-channel PWM unit (PWM 0-3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Programmable period 8-bit PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

PWM 4-channel operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

C interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

15.1

15.2

15.3

Serial status register (SxSTA: S1STA, S2STA) . . . . . . . . . . . . . . . . . . . . 85

Data shift register (SxDAT: S1DAT, S2DAT) . . . . . . . . . . . . . . . . . . . . . . . 85

Address register (SxADR: S1ADR, S2ADR) . . . . . . . . . . . . . . . . . . . . . . 86

4/181

UPSD3212A, UPSD3212C, UPSD3212CV

Contents

USB hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

16.1

16.2

USB related registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Transceiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

16.2.1

16.2.2

USB physical layer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

Low speed driver characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

16.3

16.4

Receiver characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

External USB pull-up resistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

PSD module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

17.1

17.2

Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

In-system programming (ISP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

Development system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

PSD module register description and address offset . . . . . . . . . . . . 103

PSD module detailed operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Memory blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

21.1

21.2

Primary Flash memory and secondary Flash memory description . . . . 105

Memory block select signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

21.2.1

21.2.2

Ready/Busy (PC3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

Memory operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

21.3

21.4

21.5

Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

Power-down instruction and Power-up mode . . . . . . . . . . . . . . . . . . . . . 107

21.4.1

Power-up mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

21.5.1

21.5.2

21.5.3

21.5.4

21.5.5

21.5.6

21.5.7

Read memory contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

Read memory sector protection status . . . . . . . . . . . . . . . . . . . . . . . . 108

Reading the Erase/Program status bits . . . . . . . . . . . . . . . . . . . . . . . . 108

Data polling flag (DQ7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

Toggle flag (DQ6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

Error flag (DQ5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

Erase time-out flag (DQ3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

21.6

Programming Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

21.6.1

Data Polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

5/181

UPSD3212C-24U6T

UPSD3212C-24U6T概述

UPSD3212C-24U6T规格参数

文档解析

文档预览

推荐资源