电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

ASG2-P-V-B-120.000MHZ-T

产品描述OSC VCXO 120.000MHZ LVPECL SMD
产品类别无源元件   
文件大小3MB,共4页
制造商Abracon
官网地址http://www.abracon.com/index.htm
标准
下载文档 详细参数 全文预览

ASG2-P-V-B-120.000MHZ-T概述

OSC VCXO 120.000MHZ LVPECL SMD

ASG2-P-V-B-120.000MHZ-T规格参数

参数名称属性值
类型VCXO
频率120MHz
功能启用/禁用
输出LVPECL
电压 - 电源2.5V
频率稳定度±35ppm
绝对牵引范围(APR)±35ppm
工作温度-40°C ~ 85°C
电流 - 电源(最大值)65mA
安装类型表面贴装
封装/外壳6-SMD,无引线
大小/尺寸0.098" 长 x 0.079" 宽(2.50mm x 2.00mm)
高度 - 安装(最大值)0.039"(1.00mm)

文档预览

下载PDF文档
Programmable - High Performance
SMD XO & VCXO (LVPECL Output)
Moisture Sensitivity Level (MSL) – 1
• +2.5V or +3.3V operation
• -40°C to +85°C standard operating temperature range
• Miniature size 2.5 x 2.0 x 1.0 mm Ceramic SMT Package
• Short lead time
ASG2-P
ESD Sensitive
Pb
RoHS / RoHS II Compliant
2.5 x 2.0 x 1.0 mm
FEATURES:
STANDARD SPECIFICATIONS:
Parameters
Frequency
R
ange
Operating Temperature
Storage Temperature
Overall Frequency Stability
Initial Tolerance + Stability over
operating temperature
V
dd
= 3.3V
Supply Voltage (Vdd)
V
dd
= 2.5V
Input Current
LVPECL Output
(OUT &
OUT
)
Output High Voltage
Output Low Voltage
Duty Cycle
Rise Time
Fall Time
• Networking
• SONET/SDH
• WiMax / WLAN
• Computing
• Phase Locked Loops
• Direct Digital Synthesis (DDS)
• DSL/ADSL
• Base Terminal Stations
APPLICATIONS:
Minimum
8
-40
-55
-50
-35.00
3.135
2.375
V
dd
- 1.025
Typical
Maximum
1500
+85
+125
+50
+35.00
Units
M Hz
°C
°C
ppm
ppm
V
V
m
A
V
V
%
ps
ps
Notes
See Note # 1
3.300
2.500
3.465
2.625
6
5
Enable/Disable Function :
Control Voltage
R
ange
Ab
solute Pull
R
ange
Control Port
Bandwidth
Linearity
Slope
Phase jitter
RMS
(
12kHz to 20MHz offset
)
V
dd
1.62
45
55
600
600
"1"
(V
IH
≥ 0.7*Vdd) or Open: Oscillation
"0"
(V
IL
< 0.3*Vdd) : High
Z
0
Vdd
±35
10
15
Positi
v
e
1.0
1.8
Frequency dependent
50Ω nominal load
50Ω nominal load
@Vdd-1.3V
80%/20%
80%/20%
V
ppm
kHz
%
ps
For VC
X
O Only
For VC
X
O Only
For VCXO Only
For VC
X
O Only
For VCXO Only
See Note #2
Note #1:
Inclusive of initial tolerance at 25ºC±3ºC, operating temperature range, input
voltage variation,
load
variation
& 15 years
aging at 25ºC.
Note #2:
The rms
jitter
integrated over 12kHz to 20MHz Bandwidth is dependent on the carrier and
whether
or not the
final
frequency is achieved without engaging the Fractional Mode
ABRACON IS
ISO9001:2008
CE
RTIFIED
Revised: 07.01.14
30332
Esperanza, Rancho
Santa Margarita, Calif rnia
92688
o
tel
949-546-8000
|
fax 949-546-8001
| www.abracon.com
Visit www.abracon.com for Terms & Conditions of Sale
施耐德ATV-28中文说明书
31845...
gauson 工业自动化与控制
STM32F101RC代码超过32K怎么办?
用什么编译器? 打算用这个芯片,还没开始,。。。。...
marchz stm32/stm8
PCB叠层设计需遵循的8大原则
628074 在设计PCB(印制电路板)时,需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面。而印制电路板的布线层、接地平面和电源平面 ......
造物工场kbidm PCB设计
请教一个TFT LCD控制器的问题
第二版示波器中要设计TFT LCD控制器,我负责软件编写,我想请问一下是不是对于320X240点的液晶,我得有320X240X3字节的显存?这个数目就很大了....
lrz123 DIY/开源硬件专区
FPGA代码设计过程中故障记录
故障情况: 外部EEPROM存储器在设备上电过程中,出现数据被改写情况.导致数据丢失.故障定位:对设备进行反复的加断电实验,发现故障出现,用独立的读存储器代码将存储器中相关字节读出通过串口发送回 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2558  1896  735  114  1958  46  17  12  2  49 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved