Datasheet> 器件分类 > 半导体> 可编程逻辑器件> 10M08SCE144C8G

10M08SCE144C8G: 产品描述IC FPGA 101 I/O 144EQFP; 产品类别半导体可编程逻辑器件; 文件大小577KB，共69页; 制造商Intel(英特尔); 官网地址http://www.intel.com/; 标准

下载文档详细参数全文预览

10M08SCE144C8G在线购买

供应商	器件名称	价格	最低购买	库存
	10M08SCE144C8G	-	-	点击查看	点击购买

10M08SCE144C8G概述

IC FPGA 101 I/O 144EQFP

10M08SCE144C8G规格参数

参数名称	属性值
LAB/CLB 数	500
逻辑元件/单元数	8000
总 RAM 位数	387072
I/O 数	101
电压 - 电源	2.85 V ~ 3.465 V
安装类型	表面贴装
工作温度	0°C ~ 85°C（TJ）
封装/外壳	144-LQFP 裸露焊盘
供应商器件封装	144-EQFP（20x20）

文档预览

下载PDF文档

全文
预览

Intel

MAX

10 Clocking and PLL

User Guide

Updated for Intel

Quartus

Prime Design Suite:

18.0

Send Feedback

UG-M10CLKPLL | 2018.06.15

Latest document on the web:

PDF

HTML

Contents

1. Intel

MAX

10 Clocking and PLL Overview................................................................... 4

1.1. Clock Networks Overview........................................................................................4

1.2. Internal Oscillator Overview.................................................................................... 4

1.3. PLLs Overview.......................................................................................................4

2. Intel MAX 10 Clocking and PLL Architecture and Features.............................................. 6

2.1. Clock Networks Architecture and Features................................................................6

2.1.1. Global Clock Networks................................................................................6

2.1.2. Clock Pins Introduction............................................................................... 6

2.1.3. Clock Resources........................................................................................ 7

2.1.4. Global Clock Network Sources..................................................................... 7

2.1.5. Global Clock Control Block.......................................................................... 9

2.1.6. Global Clock Network Power Down............................................................. 11

2.1.7. Clock Enable Signals................................................................................ 12

2.2. Internal Oscillator Architecture and Features........................................................... 13

2.3. PLLs Architecture and Features............................................................................. 13

2.3.1. PLL Architecture.......................................................................................13

2.3.2. PLL Features........................................................................................... 15

2.3.3. PLL Locations.......................................................................................... 15

2.3.4. Clock Pin to PLL Connections..................................................................... 17

2.3.5. PLL Counter to GCLK Connections.............................................................. 17

2.3.6. PLL Control Signals.................................................................................. 18

2.3.7. Clock Feedback Modes.............................................................................. 19

2.3.8. PLL External Clock Output......................................................................... 23

2.3.9. ADC Clock Input from PLL......................................................................... 24

2.3.10. Spread-Spectrum Clocking...................................................................... 24

2.3.11. PLL Programmable Parameters................................................................. 24

2.3.12. Clock Switchover....................................................................................27

2.3.13. PLL Cascading........................................................................................31

2.3.14. PLL Reconfiguration................................................................................ 32

3. Intel MAX 10 Clocking and PLL Design Considerations.................................................. 34

3.1. Clock Networks Design Considerations.................................................................... 34

3.1.1. Guideline: Clock Enable Signals................................................................. 34

3.1.2. Guideline: Connectivity Restrictions............................................................ 34

3.2. Internal Oscillator Design Considerations................................................................ 34

3.2.1. Guideline: Connectivity Restrictions............................................................ 34

3.3. PLLs Design Considerations................................................................................... 35

3.3.1. Guideline: PLL Control Signals................................................................... 35

3.3.2. Guideline: Connectivity Restrictions............................................................ 35

3.3.3. Guideline: Self-Reset................................................................................ 35

3.3.4. Guideline: Output Clocks...........................................................................36

3.3.5. Guideline: PLL Cascading.......................................................................... 36

3.3.6. Guideline: Clock Switchover...................................................................... 37

3.3.7. Guideline: .mif Streaming in PLL Reconfiguration..........................................38

3.3.8. Guideline: scandone Signal for PLL Reconfiguration...................................... 38

Intel

MAX

10 Clocking and PLL User Guide

Contents

4. Intel MAX 10 Clocking and PLL Implementation Guides................................................ 39

4.1. ALTCLKCTRL Intel FPGA IP Core............................................................................. 39

4.2. ALTPLL Intel FPGA IP Core.....................................................................................39

4.2.1. Expanding the PLL Lock Range...................................................................40

4.2.2. Programmable Bandwidth with Advanced Parameters....................................41

4.2.3. PLL Dynamic Reconfiguration Implementation.............................................. 42

4.2.4. Dynamic Phase Configuration Implementation............................................. 46

4.3. ALTPLL_RECONFIG Intel FPGA IP Core.................................................................... 49

4.3.1. Obtaining the Resource Utilization Report................................................... 49

4.4. Internal Oscillator Intel FPGA IP Core..................................................................... 50

5. ALTCLKCTRL Intel FPGA IP Core References................................................................ 51

5.1. ALTCLKCTRL IP Core Parameters............................................................................ 51

5.2. ALTCLKCTRL IP Core Ports and Signals....................................................................52

6. ALTPLL Intel FPGA IP Core References......................................................................... 53

6.1. ALTPLL IP Core Parameters....................................................................................53

6.1.1. Operation Modes Parameter Settings.......................................................... 53

6.1.2. PLL Control Signals Parameter Settings....................................................... 53

6.1.3. Programmable Bandwidth Parameter Settings.............................................. 54

6.1.4. Clock Switchover Parameter Settings.......................................................... 54

6.1.5. PLL Dynamic Reconfiguration Parameter Settings......................................... 55

6.1.6. Dynamic Phase Configuration Parameter Settings......................................... 55

6.1.7. Output Clocks Parameter Settings.............................................................. 56

6.2. ALTPLL IP Core Ports and Signals........................................................................... 57

7. ALTPLL_RECONFIG Intel FPGA IP Core References...................................................... 60

7.1. ALTPLL_RECONFIG IP Core Parameters................................................................... 60

7.2. ALTPLL_RECONFIG IP Core Ports and Signals........................................................... 61

7.3. ALTPLL_RECONFIG IP Core Counter Settings............................................................63

8. Internal Oscillator Intel FPGA IP Core References........................................................ 66

8.1. Internal Oscillator IP Core Parameters.................................................................... 66

8.2. Internal Oscillator IP Core Ports and Signals............................................................ 66

9. Intel MAX 10 Clocking and PLL User Guide Archives..................................................... 67

10. Document Revision History for the Intel MAX 10 Clocking and PLL User Guide........... 68

Intel

MAX

10 Clocking and PLL User Guide

推荐资源

wince下什么工具能够编辑txt文件？: wince下用什么软件能够编辑txt文件？...; yuyang4812 嵌入式系统

国产高性能海思麒麟920芯片，你怎么看。: 本帖最后由 jameswangsynnex 于 2015-3-3 19:52 编辑华为荣耀6发布，这款手机是首款采用了华为最新海思麒麟920的产品。　　荣耀6采用了海思麒麟920八核处理器，由A15四核+A7四核构成。它支持 ......; youluo 消费电子

Altium Designer 10设计格点说明: 132859...; qin552011373 模拟电子

stm407怎么样实现1588？: 买了一块stm3240G的开发板，但是没有找到相应的实现1588的方法，请教大家一下，是不是还需要外接什么1588的硬件才行啊？迷茫中。。。...; hbu_ami stm32/stm8

Qt学习之路第19篇标准对话框事件的接受与忽略: 2012-09-29 2013-04-23 更新有关 accept() 和 ignore() 函数的相关内容。上一章我们介绍了有关事件的相关内容。我们曾经提到，事件可以依情况接受和忽略。现在，我们就来了解下有关事件 ......; 兰博嵌入式系统

PCB设计中数字地、模拟地、数字电源、模拟电源的处理方式: VCC：模拟部分电源供电 AGND：模拟地 DVCC：数字部分电源供电 DGND：数字地这样区分是为了将数字部分和模拟部分隔离开，减小数字部分带给模拟电路部分的干扰。但这两部分不可能完全隔离开 ......; ohahaha PCB设计

英特尔为iPhone供应芯片重返手机市场

　　据台湾《经济日报》报道，苹果iPhone 3G下一代产品将采用英特尔Atom处理器，预计于2009、2010年上市。　　3G版iPhone将于7月11日在22个国家和地区同步上市，由于其极具竞争力的价格，甚至在某些国家是零元手机，因此受到了消费者的广泛关注，同时也使诺基亚、三星等手机大厂倍感压力。　　据悉，3G iPhone目前采用的是三星处理器核心，但因英特尔Atom处理器具有省电...[详细]
碳纳米管导线扮推手芯片速度创高峰

　　芯片工艺技术进程在2011年前，即可能遭遇瓶颈。相对纳米科技已开始介入处理器、存储器…等芯片工艺，凡小于100纳米(nanometer)的零组件产品，都可以看见它们的身影。　　基本上，芯片中的铜导线有其物理极限，所以芯片商需要借碳纳米管在硅芯片上布线，然而布线空间和晶体管集中度有关。直到史丹佛大学与ToshibaRD推出1GHz碳纳米管互联CMOS电路后，纳米芯片工艺问题才获得缓解。 ...[详细]
高清晰度数字电视传输系统设计与实现方案

　　在有限带宽内传输高清晰度数字电视对视频、音频压缩编码和信道编码都提出了更高的要求，而且在进行地面传输的情况下无线环境的各种衰减和干扰也不可避免，同时考虑到移动环境下的接收需求，在新一代的地面数字电视传输系统中必需引入无线通信的最新技术。数字电视广播和现代数字通讯技术的结合，使得传统的电视传媒得以在通信网络的基础上新生。　　清华大学在综合吸收国外已有高清晰度数字电视标准优点的基础上，完全...[详细]
支撑产业的落后是半导体产业发展瓶颈

　　没有支撑产业的发展就不可能建立我国自主的半导体产业，只有半导体支撑产业形成完善的配套体系，才能推动半导体行业高速发展。　　我国在“十一五”规划中特别提到，要发展我国自己的半导体产业。我国半导体行业国家“十一五”发展目标包括：集成电路产业年均增长率在30%以上，到2010年将实现3000亿元的销售额，约占当时世界集成电路市场份额的8%。制造业的生产技术达到12英寸、90纳米-65纳米水平。...[详细]
英飞凌首超意法瑞萨工业份额排名第一

　　据市场调研公司Semicast最近发表的研究报告，英飞凌（Infineon）首次在工业市场排名第一，超过了意法半导体（ST）和瑞萨（Renesas）科技。　　据这项反映2007年市场状况的研究报告，英飞凌的市场份额从上一年的6.4%上升到7.5%。意法半导体的份额则从7.8%降至7.0%。瑞萨科技的市场份额从5.4%提高到6.5%。德州仪器（TI）的市场从5.7%上升到6.3%，但它的排...[详细]
RFID产业增长：真正的商机在哪里

　　【提要】 2007 RFID智能卷标大会二月在美国波士顿举行，约有500名代表参加此次大会。从大会上我们了解到，今后RFID产业发展的重心已不是人们絮叨的零售业巨头和美国国防部对超高频卷标的指令性要求而带动的这些以托盘和包装卷标技术为主的市场，真正的商机已在别处。　　“RFID产业将在各个领域大放异彩，而不再是零售业者和军队对RFID卷标要求带动的领域，”主办公司IDTechEx...[详细]
手机无线芯片出货量放缓但前景可期

　　市场研究集团Forward Concepts通过对WSTS的最新半导体出货量统计数据进行分析，认为尽管出现了手机芯片的出货量放缓现象，但对统计的数据表示质疑。　　手机专用DSP和RISC芯片的五月份出货量比四月份增加了8%，从去年五月份累计增长率为47%。　　Forward Concepts的总裁Will Strauss同时也指出，WSTS的报告称用于无线设备的DSP五月份出货量比四...[详细]
支持网上医疗设备的显示模块

　　具有网上标准分辨率的TFT-LCD能支持未来可升级的网上医疗设备平台　　医疗电子产品对个人电脑技术及企业网络和数据库的使用率正在不断提高。这些成果有助于护理人员的患者数据管理，并使得信息能够从采集地点迅速而高效地传递至诊断专家和检查医师那里。　　许多医疗设备现已拥有了联网能力，从而为诸如患者集中监护或将医学图像从X光片技师传送至放射线学者等应用的实现奠定了基础。从事此类显示器...[详细]
嵌入式系统及其在医疗仪器设备应用

　　嵌入式系统是计算机技术、通信技术、半导体技术、微电子技术、语音图像数据传输技术，甚至传感器等先进技术和具体应用对象相结合后的更新换代产品，反映当代最新技术的先进水平。嵌入式系统是当今非常热门的研究领域，在PC市场已趋于稳定的今天，嵌入式系统市场的发展速度却正在加快。由于嵌入式系统所依托的软硬件技术得到了快速发展，因此嵌入式系统自身获得了快速发展。根据美国嵌入式系统专业杂志RTC报道，在21世纪...[详细]
如何应用计算机信息技术防范输液及用药差错

　　1 概述　　药品犹如“双刃剑”，可以治疗疾病，也可引起严重不良后果，药物的这种双重性取决于用药是否合理。不合理用药的危害十分严重，合理用药的必要性不容质疑，问题在于应采用什么手段才能防范不合理用药。　　防范不合理用药的手段主要有：实行临床药师审查制度；医师、护士、药剂人员资格审批制度；采用“合理用药”审查软件，进行合理用药审查。　　美国在实行临床药师审查制度基础上，于1992年制...[详细]
NEC设长春分公司主营车用功率半导体

　　为进一步强化车载半导体的销售业务，NEC电子全资子公司日电电子(中国)有限公司日前在吉林省长春市成立分公司，并以技术支持为中心展开营销活动。此次新设立的长春分公司是继NEC电子中国2005年在上海、深圳和成都设立分公司后的第四个分公司。长春分公司成立后，包括NEC电子(中国)北京总部及香港日电电子有限公司在内，NEC电子在中国的营销网点共将达到6个。　　长春分公司成立初期主要以车载用微控...[详细]
NEC设长春分公司主营车用功率半导体

　　为进一步强化车载半导体的销售业务，NEC电子全资子公司日电电子(中国)有限公司日前在吉林省长春市成立分公司，并以技术支持为中心展开营销活动。此次新设立的长春分公司是继NEC电子中国2005年在上海、深圳和成都设立分公司后的第四个分公司。长春分公司成立后，包括NEC电子(中国)北京总部及香港日电电子有限公司在内，NEC电子在中国的营销网点共将达到6个。　　长春分公司成立初期主要以车载用微控...[详细]
欲攻手机芯片市场破除高通垄断成关键

　　2006年，英特尔在耗费了6年的时间和约50亿美元的资金投入后，最终放弃了手机芯片市场。时隔两年，英特尔缩小了PC芯片，使手持机具有可以与PC相媲美的处理能力，一款名为凌动的芯片成为英特尔重返手机市场的最新一次尝试。　　成功打造了PC产业链的英特尔，在这样短的时间内做出如此重大的战略转变，足以说明手机市场对其巨大的吸引力。那么，英特尔重返手机芯片市场的深刻内涵是什么？它又能否重新锻造出...[详细]
欲攻手机芯片市场破除高通垄断成关键

　　2006年，英特尔在耗费了6年的时间和约50亿美元的资金投入后，最终放弃了手机芯片市场。时隔两年，英特尔缩小了PC芯片，使手持机具有可以与PC相媲美的处理能力，一款名为凌动的芯片成为英特尔重返手机市场的最新一次尝试。　　成功打造了PC产业链的英特尔，在这样短的时间内做出如此重大的战略转变，足以说明手机市场对其巨大的吸引力。那么，英特尔重返手机芯片市场的深刻内涵是什么？它又能否重新锻造出...[详细]
ARM LPC2210在脑血氧监测仪中的应用

　　引言　　氧是人体新陈代谢的重要物质,脑组织新陈代谢率高,耗氧量占全身总量的20％左右。在心脑血管疾病及脑外伤病人的临床抢救与治疗中,如果缺乏对脑组织供氧的监护手段,就有可能造成脑组织神经功能的丧失或损害。因此,提供一种连续监测大脑供氧状况的临床设备,对提高心脑血管和脑外伤等多种疾病的诊断和治疗具有重大意义。在健康监护和临床诊断中,对脑组织血氧参数的监测是不可缺少的。　　本文即应用A...[详细]

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多