Datasheet> 器件分类 > 可编程逻辑器件> 可编程逻辑> 10M50SCE144C7G

10M50SCE144C7G: 产品描述IC FPGA 101 I/O 144EQFP; 产品类别可编程逻辑器件可编程逻辑; 文件大小577KB，共69页; 制造商Intel(英特尔); 官网地址http://www.intel.com/; 标准

下载文档详细参数全文预览

10M50SCE144C7G在线购买

供应商	器件名称	价格	最低购买	库存
	10M50SCE144C7G	-	-	点击查看	点击购买

10M50SCE144C7G概述

IC FPGA 101 I/O 144EQFP

10M50SCE144C7G规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	Intel(英特尔)
包装说明	HLFQFP, QFP144,.87SQ,20
Reach Compliance Code	compliant
其他特性	OPERATES AT 3.3V NOMINAL VCC
最大时钟频率	416 MHz
JESD-30 代码	S-PQFP-G144
长度	20 mm
可配置逻辑块数量	3125
输入次数	101
逻辑单元数量	50000
输出次数	101
端子数量	144
最高工作温度	85 °C
最低工作温度
组织	3125, CLBS
封装主体材料	PLASTIC/EPOXY
封装代码	HLFQFP
封装等效代码	QFP144,.87SQ,20
封装形状	SQUARE
封装形式	FLATPACK, HEAT SINK/SLUG, LOW PROFILE, FINE PITCH
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	3/3.3 V
可编程逻辑类型	FIELD PROGRAMMABLE GATE ARRAY
认证状态	Not Qualified
座面最大高度	1.65 mm
最大供电电压	3.15 V
最小供电电压	2.85 V
标称供电电压	3 V
表面贴装	YES
温度等级	OTHER
端子形式	GULL WING
端子节距	0.5 mm
端子位置	QUAD
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	20 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

Intel

MAX

10 Clocking and PLL

User Guide

Updated for Intel

Quartus

Prime Design Suite:

18.0

Send Feedback

UG-M10CLKPLL | 2018.06.15

Latest document on the web:

PDF

HTML

Contents

1. Intel

MAX

10 Clocking and PLL Overview................................................................... 4

1.1. Clock Networks Overview........................................................................................4

1.2. Internal Oscillator Overview.................................................................................... 4

1.3. PLLs Overview.......................................................................................................4

2. Intel MAX 10 Clocking and PLL Architecture and Features.............................................. 6

2.1. Clock Networks Architecture and Features................................................................6

2.1.1. Global Clock Networks................................................................................6

2.1.2. Clock Pins Introduction............................................................................... 6

2.1.3. Clock Resources........................................................................................ 7

2.1.4. Global Clock Network Sources..................................................................... 7

2.1.5. Global Clock Control Block.......................................................................... 9

2.1.6. Global Clock Network Power Down............................................................. 11

2.1.7. Clock Enable Signals................................................................................ 12

2.2. Internal Oscillator Architecture and Features........................................................... 13

2.3. PLLs Architecture and Features............................................................................. 13

2.3.1. PLL Architecture.......................................................................................13

2.3.2. PLL Features........................................................................................... 15

2.3.3. PLL Locations.......................................................................................... 15

2.3.4. Clock Pin to PLL Connections..................................................................... 17

2.3.5. PLL Counter to GCLK Connections.............................................................. 17

2.3.6. PLL Control Signals.................................................................................. 18

2.3.7. Clock Feedback Modes.............................................................................. 19

2.3.8. PLL External Clock Output......................................................................... 23

2.3.9. ADC Clock Input from PLL......................................................................... 24

2.3.10. Spread-Spectrum Clocking...................................................................... 24

2.3.11. PLL Programmable Parameters................................................................. 24

2.3.12. Clock Switchover....................................................................................27

2.3.13. PLL Cascading........................................................................................31

2.3.14. PLL Reconfiguration................................................................................ 32

3. Intel MAX 10 Clocking and PLL Design Considerations.................................................. 34

3.1. Clock Networks Design Considerations.................................................................... 34

3.1.1. Guideline: Clock Enable Signals................................................................. 34

3.1.2. Guideline: Connectivity Restrictions............................................................ 34

3.2. Internal Oscillator Design Considerations................................................................ 34

3.2.1. Guideline: Connectivity Restrictions............................................................ 34

3.3. PLLs Design Considerations................................................................................... 35

3.3.1. Guideline: PLL Control Signals................................................................... 35

3.3.2. Guideline: Connectivity Restrictions............................................................ 35

3.3.3. Guideline: Self-Reset................................................................................ 35

3.3.4. Guideline: Output Clocks...........................................................................36

3.3.5. Guideline: PLL Cascading.......................................................................... 36

3.3.6. Guideline: Clock Switchover...................................................................... 37

3.3.7. Guideline: .mif Streaming in PLL Reconfiguration..........................................38

3.3.8. Guideline: scandone Signal for PLL Reconfiguration...................................... 38

Intel

MAX

10 Clocking and PLL User Guide

Contents

4. Intel MAX 10 Clocking and PLL Implementation Guides................................................ 39

4.1. ALTCLKCTRL Intel FPGA IP Core............................................................................. 39

4.2. ALTPLL Intel FPGA IP Core.....................................................................................39

4.2.1. Expanding the PLL Lock Range...................................................................40

4.2.2. Programmable Bandwidth with Advanced Parameters....................................41

4.2.3. PLL Dynamic Reconfiguration Implementation.............................................. 42

4.2.4. Dynamic Phase Configuration Implementation............................................. 46

4.3. ALTPLL_RECONFIG Intel FPGA IP Core.................................................................... 49

4.3.1. Obtaining the Resource Utilization Report................................................... 49

4.4. Internal Oscillator Intel FPGA IP Core..................................................................... 50

5. ALTCLKCTRL Intel FPGA IP Core References................................................................ 51

5.1. ALTCLKCTRL IP Core Parameters............................................................................ 51

5.2. ALTCLKCTRL IP Core Ports and Signals....................................................................52

6. ALTPLL Intel FPGA IP Core References......................................................................... 53

6.1. ALTPLL IP Core Parameters....................................................................................53

6.1.1. Operation Modes Parameter Settings.......................................................... 53

6.1.2. PLL Control Signals Parameter Settings....................................................... 53

6.1.3. Programmable Bandwidth Parameter Settings.............................................. 54

6.1.4. Clock Switchover Parameter Settings.......................................................... 54

6.1.5. PLL Dynamic Reconfiguration Parameter Settings......................................... 55

6.1.6. Dynamic Phase Configuration Parameter Settings......................................... 55

6.1.7. Output Clocks Parameter Settings.............................................................. 56

6.2. ALTPLL IP Core Ports and Signals........................................................................... 57

7. ALTPLL_RECONFIG Intel FPGA IP Core References...................................................... 60

7.1. ALTPLL_RECONFIG IP Core Parameters................................................................... 60

7.2. ALTPLL_RECONFIG IP Core Ports and Signals........................................................... 61

7.3. ALTPLL_RECONFIG IP Core Counter Settings............................................................63

8. Internal Oscillator Intel FPGA IP Core References........................................................ 66

8.1. Internal Oscillator IP Core Parameters.................................................................... 66

8.2. Internal Oscillator IP Core Ports and Signals............................................................ 66

9. Intel MAX 10 Clocking and PLL User Guide Archives..................................................... 67

10. Document Revision History for the Intel MAX 10 Clocking and PLL User Guide........... 68

Intel

MAX

10 Clocking and PLL User Guide

推荐资源

功率MOSFET教程－转载: 众所周知，由于采用了绝缘栅，功率MOSFET器件只需很小的驱动功率，且开关速度优异，具有“理想开关”的特性。其主要缺点是开态电阻(RDS(on))和正温度系数较高。本教程阐述了高压N型沟道功率MOSF ......; trevor 电源技术

【旋转编码器的永磁同步电机启动转子初位置获取】: 本帖最后由 jonny0811 于 2015-11-23 16:06 编辑今天又来麻烦大家一下。永磁同步电机启动时候，转子位置的检测是怎样进行的？如果电机转子处于静止的话，增量式旋转编码器感觉没办法检测出w ......; jonny0811 综合技术交流

【发帖注意事项】 2022得捷电子创新设计大赛: 入围的小伙们，发开箱帖或者发帖分享 DIY 过程时， 1、“帖子主题分类” 请选择【经验分享】标题写为：【创意名称】+分享内容示例：【基于RGB-D人脸检测及环境监测得 ......; EEWORLD社区 DigiKey得捷技术专区

200M射频放大: 各位大神，我想需要做一个200M的射频功率放大，输出功率大概1-4W，输出的电压大概十几V，请问有没有什么推荐的放大芯片或者模块？感激不尽啊！！！ ...; x282718 无线连接

猜猜看——图中Vout 是多少？（3）: 给大家三个选项：A，1V；B，1.5V；C，不确定。 204776 大家先回答，再回头看答案:) (1)为什么不是 Vout = 10mV *100 = 1V？前端仪表放大器 U1 和 U2 的差分增益为 100，而输出差分放大 ......; maylove 模拟与混合信号

我把电子DIY看成是一种艺术！！！: 本帖最后由 jameswangsynnex 于 2015-3-3 20:00 编辑 ...; maker 消费电子

日本发明电动车无线充电法易普及或可助力推广

　　电动汽车如今是市场热点，不过，充电不方便这一问题制约着这种新能源汽车的快速普及。日本研究人员发明一种新方法，使电动汽车在行驶过程中充电，驾车者不必时时惦记寻找充电站。　　无线充电　　日本丰桥技术科学大学在横滨举办的贸易展上展示这一无线充电技术。研究人员把与日本公共道路相同的混凝土砖块置于展台两边的白色基座中，基座内藏有发电机。两边砖块上各放置一个全尺寸轮胎，两者以电线连接，...[详细]
基于LabWindows/CVI的光谱分析系统的设计与实现

　　针对WDP500-2A平面光栅单色仪在不同电流下测试大功率激光二极管的发射波长时，匹配激光二极管的自动化程度不高、效率低以及分析界面不友好等缺点。　　采用自制的RS232串口通讯接口卡，并运用美国NI公司的虚拟仪器编程语言LabWindows/CVI开发分析软件，实现了单色仪的自动定位、扫描、数据分析、数据处理等功能。该光谱分析系统运行良好，提高了测试效率。　　1 引言 ...[详细]
基于射频识别技术的车辆路口通行系统设计

0. 引言日常生活中经常可以看见某些特殊用途的车辆，这些车辆通过交叉路口时，往往是通过交警临时操作交通信号控制机改变信号灯的颜色或是通过相关人员直接上路指挥等方式以获得在交叉路口的优先通行权。这样的做法实时性和安全性都不是很好。射频识别是一种非接触式的自动识别技术，它通过射频信号自动识别目标对象并获取相关数据，在无须人工干预的前提下工作，并可识别高速运动物体且操作快捷方便，同时可工作于各种...[详细]
穿越?去年7月已经有人知道Google要推出Nexus 7？

广受欢迎的“Ninja Unboxing” 节目放出了Nexus 7的相关视频，并由著名解说人George St-Pierre来扮演“Dr Paul”来开箱Nexus 7，以一种幽默方式来讲述忍者和平板之间发生的有趣故事。不过最有趣的是这段视频竟然是去年7月份时候放到Youtube上，是微软在去年就已经有这个念头了还是他们未卜先知不不得而知了。 ...[详细]
科学家造出芯片人体器官可代替动物进行药物试验

　　漂浮在瓶子里的人体器官是电影里科学家实验室的重要配置，而哈佛大学怀斯研究所的研究人员做得更精彩，他们在一个芯片上制造出器官：一个跟拇指驱动器(或者说跟拇指)差不多大小的装置，含有活体细胞，可模拟人体器官的活动。　　研究人员已经在芯片上制造出肺、肠、肾和骨髓。心脏正在研制过程中。这种装置会大大简化药物试验过程———当前这个过程既昂贵低效又会造成许多动物死亡———并有助于了解疾病是如何产生的。 ...[详细]
PIC单片机C语言程序设计（2）

　　五、C语言的标识符和关键字　　一个完整的PIC单片机C语言程序，通常由包含文件（即头文件1，变量定义、变量说明、函数定义、函数体和注释等六部分等组成。　　1.C语言的标识符　　所谓标识符，实际上是一些由程序编写者自定义的名称，类似于PIC单片机汇编语言中给寄存器（RAM）的命名。C语言中所用到的变量名、函数名、数组名、文件名等都是由标识符组成的。　　标识符是由一串字母（常指英...[详细]
苹果宣布新一代iPad7月20日正式在中国上市

北京时间7月10日晚间消息，苹果宣布，新一代iPad(The New iPad)将于7月20日正式在中国大陆上市销售。　　WiFi版全新iPad将推出黑、白两种颜色，16GB 机型建议零售价为3688 元，32GB 机型为4488 元，64GB 机型为5288 元。WiFi+3G版全新iPad，建议零售价为16GB 机型4688元，32GB 机型5488 元，64GB机型6288元。　...[详细]
基于光纤通信的汽车照明及信号控制系统

　　汽车照明、信号控制系统承担着汽车的照明、信号灯，以及电喇叭、倒车和刹车蜂鸣器等控制任务。传统的汽车照明、信号控制系统采用开关、继电器和专用电子振荡器等进行控制，其控制信号通过专用线束传输，不具备自诊断功能。汽车行驶过程中，当转向灯等重要控制信号出现故障时，驾驶员难以察觉，容易造成车祸 . 　　 1 系统硬件平台与工作原理　　系统由3 片单片机构成的多机系统来实现汽车照明、信号的控...[详细]
一种高可靠性LED照明驱动电路

　　 0 引言　　随着固态照明工业领域的兴起与不断改进，发光二极管（LED）因其具有高效、节能、寿命长、环保等特点，已成为现今照明技术的可选方案，并逐渐被应用于照明。促使人们关注LED 照明技术的一个关键因素是，其大大降低了能源的消耗，并可实现长期可靠的工作。有理由相信，这种新型的固态照明，必将带来人类照明领域的第三次革命。　　当然，采用LED 照明，首先需要考虑的是其亮度、成本...[详细]
几种数字卫星接收机开关电源典型故障检修

下面列举的典型故障检修供维修人员参考。开机，指示灯不亮，无屏显检修：拆开机壳观察，未见元件烧焦、电容爆裂现象。仅2A保险烧断。用万用表R×1挡，测量桥式整流二极管在路反向电阻时发现，D1只有18Ω，D3更小，证明已击穿。拆下D1、D3，再没D2、D4反向电阻无穷大，正向电阻18Ω，说明未烧坏。用黑笔接热地点，红笔测A点，正常应为200Ω左右，但测得正反向电阻均为23Ω。怀疑是U1击穿，直...[详细]
医疗云破解医疗资源分配不均难题

　　当医疗资源分配不均，患者劳累奔波在大医院就诊时，当检查结果不互认，患者费财费时间重新做检查时，当等待时间过长，而就诊时间较短时，医患之间的种种矛盾应声而起。“十二五”规划将民生问题提到了前沿，医改首当其冲，其中，用信息化手段解决“看病贵、看病难”的顽疾，将是一个重要任务。　　医疗卫生信息化发展到今天，数据的重要性逐渐得到了大家的共识。而如何让这些数据互联互通、共享、再次利用，并保证患者...[详细]
单片机上的几种按键输入实现方法

按键作为一种简单实用的输入设备已经应用于各种单片机应用系统中，可谓是无处不在。但在不同的实用场合下所使用的按键也不尽相同。这里就对几种经常用到的按键及其使用方法进行介绍。 1、传统按键：传统按键是现在在各种电子设备中应用最为广泛的按键，可能它们的形状各有不同，但其控制方法却大同小异，利用按键是否按下的IO 电平状态变化来对其进行识别。这种按键如下图所示： 1）直接按键最简单的...[详细]
WEINVIEW触摸屏在太阳能光伏并网逆变器中的应用

摘要：近年来，随着国内外大批的太阳能光伏电站的建立和并网发电，作为光伏发电的关键设备光伏并网逆变器具有广阔的市场前景。本文主要介绍WEINVIEW触摸屏在太阳能光伏并网逆变器中的应用，在这个系统中，触摸屏和逆变控制器通信，完成相关的数据采集，资料的保存，报警信息的登录，图文并茂显示逆变器运行参数和实时状态，并通过485或以太网和上位计算机进行远程通讯，实现整个并网电站的实时监控和调配。　　...[详细]
高清存储：百万高清监控的下一竞争领域

百万高清监控又走到了一个新的十字路口。综合目前业内的一些观点，我们发现百万高清监控又回到了最初的概念之争。据了解，随着百万高清监控在实际应用中的不断深入，业内有观点指出：装几个百万高清摄像机并不足以构成真正意义上的高清监控系统。真正意义上的高清监控系统，应该是从前端采集到终显的整个系统都实现了高清。这一观点已成为较大层面上的行业共识，监控产业链条上的厂商也在努...[详细]
科技领袖被指是现代强盗：不仅赚钱还想垄断

　　新技术大亨们参加各种技术和经济论坛，担任政治峰会嘉宾，频繁出现在杂志封面上，俨然公众崇拜的偶像。　　比尔·盖茨、拉里·佩奇、谢尔盖·布林、杰夫·贝佐斯、迈克尔·扎克伯格……在《福布斯》全球100大亿万富翁中，IT业大亨就占据了10人。他们都在短短十几年甚至几年时间内累积了上百亿美元的财富。这些新技术大亨们和工业化时代那些被称为“强盗大亨”的冷酷资本家有什么不同？　　这是一个有趣的事...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多