Datasheet> 器件分类 > 可编程逻辑器件> 可编程逻辑> 10M04DAU324C8G

10M04DAU324C8G: 产品描述IC FPGA 246 I/O 324UBGA; 产品类别可编程逻辑器件可编程逻辑; 文件大小577KB，共69页; 制造商Intel(英特尔); 官网地址http://www.intel.com/; 标准

下载文档详细参数全文预览

10M04DAU324C8G在线购买

供应商	器件名称	价格	最低购买	库存
	10M04DAU324C8G	-	-	点击查看	点击购买

10M04DAU324C8G概述

IC FPGA 246 I/O 324UBGA

10M04DAU324C8G规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	Intel(英特尔)
包装说明	LFBGA, BGA324,18X18,32
Reach Compliance Code	compliant
其他特性	OPERATES AT 2.5V NOMINAL VCC
最大时钟频率	402 MHz
JESD-30 代码	S-PBGA-B324
长度	15 mm
湿度敏感等级	3
可配置逻辑块数量	250
输入次数	246
逻辑单元数量	4000
输出次数	246
端子数量	324
最高工作温度	85 °C
最低工作温度
组织	250 CLBS
封装主体材料	PLASTIC/EPOXY
封装代码	LFBGA
封装等效代码	BGA324,18X18,32
封装形状	SQUARE
封装形式	GRID ARRAY, LOW PROFILE, FINE PITCH
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	1.2 V
可编程逻辑类型	FIELD PROGRAMMABLE GATE ARRAY
认证状态	Not Qualified
座面最大高度	1.55 mm
最大供电电压	1.25 V
最小供电电压	1.15 V
标称供电电压	1.2 V
表面贴装	YES
温度等级	OTHER
端子形式	BALL
端子节距	0.8 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	15 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

Intel

MAX

10 Clocking and PLL

User Guide

Updated for Intel

Quartus

Prime Design Suite:

18.0

Send Feedback

UG-M10CLKPLL | 2018.06.15

Latest document on the web:

PDF

HTML

Contents

1. Intel

MAX

10 Clocking and PLL Overview................................................................... 4

1.1. Clock Networks Overview........................................................................................4

1.2. Internal Oscillator Overview.................................................................................... 4

1.3. PLLs Overview.......................................................................................................4

2. Intel MAX 10 Clocking and PLL Architecture and Features.............................................. 6

2.1. Clock Networks Architecture and Features................................................................6

2.1.1. Global Clock Networks................................................................................6

2.1.2. Clock Pins Introduction............................................................................... 6

2.1.3. Clock Resources........................................................................................ 7

2.1.4. Global Clock Network Sources..................................................................... 7

2.1.5. Global Clock Control Block.......................................................................... 9

2.1.6. Global Clock Network Power Down............................................................. 11

2.1.7. Clock Enable Signals................................................................................ 12

2.2. Internal Oscillator Architecture and Features........................................................... 13

2.3. PLLs Architecture and Features............................................................................. 13

2.3.1. PLL Architecture.......................................................................................13

2.3.2. PLL Features........................................................................................... 15

2.3.3. PLL Locations.......................................................................................... 15

2.3.4. Clock Pin to PLL Connections..................................................................... 17

2.3.5. PLL Counter to GCLK Connections.............................................................. 17

2.3.6. PLL Control Signals.................................................................................. 18

2.3.7. Clock Feedback Modes.............................................................................. 19

2.3.8. PLL External Clock Output......................................................................... 23

2.3.9. ADC Clock Input from PLL......................................................................... 24

2.3.10. Spread-Spectrum Clocking...................................................................... 24

2.3.11. PLL Programmable Parameters................................................................. 24

2.3.12. Clock Switchover....................................................................................27

2.3.13. PLL Cascading........................................................................................31

2.3.14. PLL Reconfiguration................................................................................ 32

3. Intel MAX 10 Clocking and PLL Design Considerations.................................................. 34

3.1. Clock Networks Design Considerations.................................................................... 34

3.1.1. Guideline: Clock Enable Signals................................................................. 34

3.1.2. Guideline: Connectivity Restrictions............................................................ 34

3.2. Internal Oscillator Design Considerations................................................................ 34

3.2.1. Guideline: Connectivity Restrictions............................................................ 34

3.3. PLLs Design Considerations................................................................................... 35

3.3.1. Guideline: PLL Control Signals................................................................... 35

3.3.2. Guideline: Connectivity Restrictions............................................................ 35

3.3.3. Guideline: Self-Reset................................................................................ 35

3.3.4. Guideline: Output Clocks...........................................................................36

3.3.5. Guideline: PLL Cascading.......................................................................... 36

3.3.6. Guideline: Clock Switchover...................................................................... 37

3.3.7. Guideline: .mif Streaming in PLL Reconfiguration..........................................38

3.3.8. Guideline: scandone Signal for PLL Reconfiguration...................................... 38

Intel

MAX

10 Clocking and PLL User Guide

Contents

4. Intel MAX 10 Clocking and PLL Implementation Guides................................................ 39

4.1. ALTCLKCTRL Intel FPGA IP Core............................................................................. 39

4.2. ALTPLL Intel FPGA IP Core.....................................................................................39

4.2.1. Expanding the PLL Lock Range...................................................................40

4.2.2. Programmable Bandwidth with Advanced Parameters....................................41

4.2.3. PLL Dynamic Reconfiguration Implementation.............................................. 42

4.2.4. Dynamic Phase Configuration Implementation............................................. 46

4.3. ALTPLL_RECONFIG Intel FPGA IP Core.................................................................... 49

4.3.1. Obtaining the Resource Utilization Report................................................... 49

4.4. Internal Oscillator Intel FPGA IP Core..................................................................... 50

5. ALTCLKCTRL Intel FPGA IP Core References................................................................ 51

5.1. ALTCLKCTRL IP Core Parameters............................................................................ 51

5.2. ALTCLKCTRL IP Core Ports and Signals....................................................................52

6. ALTPLL Intel FPGA IP Core References......................................................................... 53

6.1. ALTPLL IP Core Parameters....................................................................................53

6.1.1. Operation Modes Parameter Settings.......................................................... 53

6.1.2. PLL Control Signals Parameter Settings....................................................... 53

6.1.3. Programmable Bandwidth Parameter Settings.............................................. 54

6.1.4. Clock Switchover Parameter Settings.......................................................... 54

6.1.5. PLL Dynamic Reconfiguration Parameter Settings......................................... 55

6.1.6. Dynamic Phase Configuration Parameter Settings......................................... 55

6.1.7. Output Clocks Parameter Settings.............................................................. 56

6.2. ALTPLL IP Core Ports and Signals........................................................................... 57

7. ALTPLL_RECONFIG Intel FPGA IP Core References...................................................... 60

7.1. ALTPLL_RECONFIG IP Core Parameters................................................................... 60

7.2. ALTPLL_RECONFIG IP Core Ports and Signals........................................................... 61

7.3. ALTPLL_RECONFIG IP Core Counter Settings............................................................63

8. Internal Oscillator Intel FPGA IP Core References........................................................ 66

8.1. Internal Oscillator IP Core Parameters.................................................................... 66

8.2. Internal Oscillator IP Core Ports and Signals............................................................ 66

9. Intel MAX 10 Clocking and PLL User Guide Archives..................................................... 67

10. Document Revision History for the Intel MAX 10 Clocking and PLL User Guide........... 68

Intel

MAX

10 Clocking and PLL User Guide

推荐资源

中断及定时器问题: void main(void) {P2=0X0F;EA=1;IT1=1;ET0=1; TMOD=0X01; TH0=-5000/256; //计时0.01秒 TL0=-5000/256; TR0=1; FOR(;;); } //定时计数器0的中断服务程序 void timer0(void) interu ......; sp52758 嵌入式系统

安信可NB-IoT开发板EC-01F-Kit送的300M年卡评测结束后还能继续用吗？: 安信可NB-IoT开发板EC-01F-Kit送的300M年卡是需要拿自己的身份证开卡还是拿来就能用？评测结束后就收回还是能继续使用一年？需要自己缴费吗？ https://bbs.eeworld.com.cn/elecplay/cont ......; littleshrimp 国产芯片交流

EEWORLD大学堂----PI KOL: 从零开始，设计一款靠谱的开关电源: PI KOL: 从零开始，设计一款靠谱的开关电源：https://training.eeworld.com.cn/course/26675...; hi5 电源技术

求助！！！: C:\Users\Administrator\Desktop\1.JPG 请问这是什么意思呢？...; 小桥流水0201 PCB设计

SoC测试和IEEE P1500嵌入式核可测性标准.ppt: 16406 16407...; 绿茶 FPGA/CPLD

EZ430-RF2500 multi-hop wsn分享: RF无线板块帖子不多，大家多多发帖支持一下。 N年前网站有个EZ430-RF2500板子试用的活动，不知道大家还记得不。这个小板子很不错，玩玩rf相关的东西是够了的，今天分享一个很不错的文档 ......; lyzhangxiang 无线连接

以超低功耗微处理器MSP430为核心的热计量表设计

　　引言　　我国地域广阔，人口众多。房屋建筑规模巨大，住宅建设量大而且面广，至今仍呈上升趋势，而且这个上升趋势还将持续20～30年。　　在这种情况下，把"大锅饭"式的采暖包费制，改为按实际使用热量向用户收费，无疑是缓解煤电能源紧缺矛盾的有效手段。为此，本文介绍了一种新型热量表的设计方法。该热量表是一种分户热量计量装置，它由无磁热水流量计、温度传感器和微功耗单片机组成的积算仪等三部...[详细]
新能源汽车频获政策利好锂电池仍是瓶颈

中国新能源汽车正处在由研发向真正的产业化发展迈进的过渡期，2012年伴随着新能源汽车政策规划等密集亮相，新能源汽车产业发展再次加速。回顾上半年，3月5日，科技部出台《电动汽车科技发展“十二五”专项规划》；4月18日，国务院常务会议讨论通过《节能与新能源汽车产业发展规划（2012-2020年）》；5月16日国务院常务会议研究通过促进节能产品消费的政策措施。这一系列政策为新能源汽车提速的...[详细]
不到1300元山寨Galaxy S III更多细节曝光

三星刚出的旗舰新机Galaxy S III固然不错，但是高昂的价格不是每个人都能承受的起。昨天我们报道了一部山寨版的i9300，而现在该机价格和具体配置已经全部出炉。　　这款山寨的Galaxy S III名叫HDC Galaxy S3，其外形甚至UI界面都与原型机异常相似。该机的三围为138×70×9.2mm，配备了一块4.7寸触摸屏，分辨率只有800×480像素。　　该机还搭载了...[详细]
解析LED点阵屏设计中蓝牙技术的应用案例

本文设计一种内容更新便捷、可扩展、低价格的点阵LED 文字显示屏。降低成本的途径是 ①用几乎人人都有的手机的蓝牙数据传输功能进行LED 显示内容的更新，免去专业上位机软件和控制卡的成本，操作也更简单; ②单次显示内容在5 ~ 30 个汉字或英文字母，因为显示内容较少，就可实现扩展电路的简单化。 1 系统设计方案 1. 1 系统组成系统由带蓝牙功能的智能手机和LED 显示屏组成。其中，...[详细]
电源管理带来挑战

随着蜂窝电话变得越来越先进，系统工作时的功耗以及待机时的功耗也随之增加。因此，便携式无线设备的电源管理设计在 I/O 接口、能量管理以及电池使用寿命方面都面临着新的挑战。数字设计人员在业界率先实施了采用超深亚微米(0.13μm、0.09μm及0.065μm)的微处理器，他们发现，采用更薄的氧化物以及更短的通道长度能够产生速度更快的晶体管。模拟基带 (ABB) 与射频 (RF) 设计人员也紧随...[详细]
中兴通讯去年净利20.60亿分红6.86亿元

7月11日消息，中兴通讯(微博)于10日晚间发布公告，公布2011年分红派息方案，根据公告，中兴通讯将向股东按10股派发现金红利2元(含税)，将共计分配股利6.86亿元。　　公告称，截至2011年12月31日，中兴通讯总股本3,440,078,020股，减去9,125,893股股权激励限售股，计3,430,952,127股，以此为基数派息，扣税后实际每10股派1.8元人民币现金；但对于Q...[详细]
SMA推出电弧故障断路光伏逆变器已获UL认证

光伏逆变器生产商SMA近日推出了第一款直流电弧故障断路(AFCI)光伏逆变器，并且已收到UL认证。新的SunnyBoyAFCI逆变器型号包括3000-US,3800-US,4000-US,5000-US,6000-US,7000-US和8000-US，可以检测和熄灭电弧故障，已经通过UL1699B测试，并且遵从美国国家电工标准(NEC)2011年690.11章节的光伏要求。该逆变器的综合设计并...[详细]
基于STM32LED书写点阵屏设计与实现

近年来，随着信息产业的高速发展，点阵LED 显示屏已广泛应用于金融行业、邮电行业、体育馆、广告业等各种广告发布和信息显示系统，成为信息传送的重要手段。本文介绍的LED 书写点阵屏，不但可以像普通显示屏一样作为信息输出设备，而且可以通过光笔直接在LED 显示屏上进行信息输入，普通的显示屏也具有"手写"的功能了。 1 硬件系统设计本系统总体框图如图1 所示，由键盘与显示模块、光笔模块、LED ...[详细]
联手嵌入式领域规模赛事，推动中国大学生创新设计

2012年7月10日，中国上海——继连续四届恩智浦创新设计大赛之后，今年恩智浦半导体与已有七届历史的博创杯全国大学生嵌入式物联网设计大赛合作，联手举办2012年第八届“博创•恩智浦”杯全国大学生嵌入式物联网设计大赛。本届大赛历时半年，于7月9日宣布总决赛的最终获奖结果：西安邮电大学等25支恩智浦专项奖队伍脱颖而出进入决赛，其中来自电子科技大学中山学院的参赛作品“一种新型未知空间探测飞行器的设计...[详细]
百度品牌专区成营销收口把花的钱赚回来

“更多信息请搜索关键词——你好，色彩”。在佳能的广告语中，用以吸引消费者进一步了解产品信息的方式是，主动提示用户通过搜索引擎搜索关键词。其实不只是佳能，已经有越来越多的知名品牌，在其电视、平面、广播等传统广告中融入互联网端的搜索入口。 “无论你在别的媒体上怎么做广告，最终消费者都会到搜索引擎上来搜，以获取更详细的信息。”博雅立方营销机构创始人田传钊认为：“这是不可逆转的消费行为趋势”。...[详细]
自诊断传感器模块提升汽车网络效率

如今汽车内的电子元件价值已占到总车的15～20%。未来，随着车辆中植入更多的安全电子设备、燃油消耗和燃料排放控制系统、通信和导航系统、信息娱乐系统以及其他提升舒适度的电子系统，该比例可能会高达30～40%。　　目前实现上述功能需要20～50个电子控制单元(ECU)，所用到的传感器差不多有70～150个。这些传感器负责测量的环境数据范围很广，有压力、温度、流量、速度、加速度以及角度等。它们将测...[详细]
空分复用MIMO通信系统简介及FPGA实现

空分复用 (SDM) MIMO 处理可显著提高频谱效率，进而大幅增加无线通信系统的容量。空分复用 MIMO 通信系统作为一种能够大幅提升无线系统容量和连接可靠性的手段，近来吸引了人们的广泛关注。　　MIMO 无线系统最佳硬判决检测方式是最大似然 (ML) 检测器。ML 检测因为比特误码率 (BER)性能出众，非常受欢迎。不过，直接实施的复杂性会随着天线和调制方案的增加呈指数级增强，使...[详细]
晨星出货将爆发性成长

全球电视晶片龙头F-晨星（3697）昨（9）日公布第2季营收概况，虽受淡季影响而逐月滑落，惟单季合并营收仍有3.03亿美元，较首季成长约0.7%，表现符合预期，惟昨日除息秀表现呈现微幅贴息走势。晨星自结6月合并营收为29.07亿元，月减1.4%，为近5个月来新低；若以美元计算，单月合并营收为0.97亿美元，月减3%，整体第2季营收呈现逐月下降走势。晨星第2季合并营收为89.57亿元，...[详细]
中国移动青岛首次演示TD-LTE

中国移动在青岛展示TD-LTE即拍即传业务，这显示其已在青岛布局TD-LTE网络。新浪科技讯 7月10日消息，在青岛举行的“2012中国国际消费电子博览会”显示，中国移动(微博)已在青岛开始演示TD-LTE技术试验网。此前的2011年，中国移动在上海、杭州、南京、广州、深圳、厦门6个城市启动TD-LTE规模技术展示工作，今年新增北京、天津、青岛三个试验城市，中国移动预计到2012年底...[详细]
莱迪思宣布与UMC建立战略伙伴关系

美国俄勒冈州希尔斯波罗市 2012年7月9日  莱迪思半导体公司（NASDAQ: LSCC）今天宣布与全球领先的半导体代工厂，United Microelectronics Corporation（NYSE: UMC; TWSE: 2303）建立长期技术合作关系。作为这种伙伴关系的一部分，莱迪思与UMC将继续目前的工作，基于先进工艺节点的非易失性的产品，然后迅速扩大合作范围，共同致力于其他的...[详细]

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多