电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MUR190AHR1G

产品描述DIODE GEN PURP 900V 1A DO204AL
产品类别分立半导体    二极管   
文件大小372KB,共4页
制造商Taiwan Semiconductor
官网地址http://www.taiwansemi.com/
下载文档 详细参数 全文预览

MUR190AHR1G概述

DIODE GEN PURP 900V 1A DO204AL

MUR190AHR1G规格参数

参数名称属性值
厂商名称Taiwan Semiconductor
包装说明O-PALF-W2
Reach Compliance Codecompliant
ECCN代码EAR99
其他特性FREE WHEELING DIODE, HIGH RELIABILITY
外壳连接ISOLATED
配置SINGLE
二极管元件材料SILICON
二极管类型RECTIFIER DIODE
JEDEC-95代码DO-204AL
JESD-30 代码O-PALF-W2
元件数量1
端子数量2
最高工作温度175 °C
最低工作温度-55 °C
最大输出电流1 A
封装主体材料PLASTIC/EPOXY
封装形状ROUND
封装形式LONG FORM
参考标准AEC-Q101
最大重复峰值反向电压900 V
最大反向恢复时间0.075 µs
表面贴装NO
端子形式WIRE
端子位置AXIAL

文档预览

下载PDF文档
MUR160 thru MUR190
Taiwan Semiconductor
CREAT BY ART
FEATURES
Glass Passivated High Efficient Rectifiers
- Designed for use in switching power supplies,
'inverters and as free wheeling diodes
- High efficiency, Low VF
- Ultrafast recovery time for high efficiency
- 175℃ operating junction temperature
- Compliant to RoHS Directive 2011/65/EU and
in accordance to WEEE 2002/96/EC
- Halogen-free according to IEC 61249-2-21 definition
MECHANICAL DATA
Case:
DO-204AC (DO-15)
Molding compound, UL flammability classification rating 94V-0
Base P/N with suffix "G" on packing code - green compound (halogen-free)
Base P/N with prefix "H" on packing code - AEC-Q101 qualified
Terminal:
Matte tin plated leads, solderable per JESD22-B102
Meet JESD 201 class 1A whisker test
with prefix "H" on packing code meet JESD 201 class 2 whisker test
Weight:
0.4g (approximately)
DO-204AC (DO-15)
MAXIMUM RATINGS AND ELECTRICAL CHARACTERISTICS
(T
A
=25℃ unless otherwise noted)
PARAMETER
Maximum repetitive peak reverse voltage
Maximum RMS voltage
Maximum DC blocking voltage
Maximum average forward rectified current
Peak forward surge current, 8.3 ms single half sine-wave
superimposed on rated load
Maximum instantaneous forward voltage (Note 1)
@1A
T
J
=150℃
T
J
=25℃
Maximum reverse current @ rated VR
T
J
=25
T
J
=125
SYMBOL
V
RRM
V
RMS
V
DC
I
F(AV)
I
FSM
MUR160
600
420
600
1
35
MUR190
900
630
900
UNIT
V
V
V
A
A
V
F
1.05
1.25
5
150
50
27
50
- 55 to +175
- 55 to +175
1.50
1.70
V
I
R
Trr
Cj
R
θjA
T
J
T
STG
μA
75
15
O
Maximum reverse recovery time (Note 2)
Typical junction capacitance (Note 2)
Typical thermal resistance
Operating junction temperature range
Storage temperature range
Note 1: Pulse test with PW=300
μs,
1% duty cycle
Note 2: Reverse Recovery Test Conditions: I
F
=0.5A, I
R
=1.0A, I
RR
=0.25A
Note 3: Measured at 1 MHz and Applied Reverse Voltage of 4.0V D.C.
ns
pF
C/W
O
O
C
C
Document Number: DS_D1405015
Version: J14
交流电的疑问
如果把电网电压理想化为标准的正弦波进行考虑 它的有效值是220V,峰值时311V 但在它毕竟是按照正弦波进行变化的,会有过零时刻 如果在过零的时刻,岂不是那一瞬间电压为零了吗? 此时没有电 ......
shaorc 综合技术交流
利用FPGA实现高性能数字电视系统
由于MPEG-2压缩技术的采用,绝大多数市场都已接受数字电视(DTV),但情况并非如此简单。H.26?-AVC (MPEG-4 第10部分)和微软的VCI压缩标准承诺可为标准和高清(HD)电视带来更大幅度的进步。广播设 ......
hzyhhw45 FPGA/CPLD
为什么我的中断响应时间会那么长?
我的时钟周期为1/20uS,那么我的中断响应时间应该在5/20uS左右,但实际上测出来的响应时间在2.5uS左右,这个时间长了好多,不知道是什么原因造成的?那个高手有这方面经验的请指点一下。...
chenczy 单片机
电子电路经典实例
32970 32969...
gauson 工业自动化与控制
QuartusII编译task的问题
我在用QuartusII模拟I2C总线的时候,写了一个任务 task shift_in; output shift; begin @(posedge scl) shift = sda; @ (posedge scl) shift = sda; @ (pos ......
ulovefw FPGA/CPLD
如果有一种设计不增加成本又能改善信号质量
作者:一博科技高速先生自媒体成员 黄刚 自从实验室有了仪器,雷豹对阻抗的原理和阻抗测试突然来了兴致,一有机会就想着去亲自测试一下自己计算的线路阻抗和加工出来的阻抗是不是一样,如 ......
yvonneGan PCB设计

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1590  1281  1369  21  2339  19  5  57  47  29 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved