Datasheet> 器件分类 > 半导体> 可编程逻辑器件> 10M50DCF672C7G

10M50DCF672C7G: 产品描述IC FPGA 500 I/O 672FBGA; 产品类别半导体可编程逻辑器件; 文件大小577KB，共69页; 制造商Intel(英特尔); 官网地址http://www.intel.com/; 标准

下载文档详细参数全文预览

10M50DCF672C7G在线购买

供应商	器件名称	价格	最低购买	库存
	10M50DCF672C7G	-	-	点击查看	点击购买

10M50DCF672C7G概述

IC FPGA 500 I/O 672FBGA

10M50DCF672C7G规格参数

参数名称	属性值
LAB/CLB 数	3125
逻辑元件/单元数	50000
总 RAM 位数	1677312
I/O 数	500
电压 - 电源	1.15 V ~ 1.25 V
安装类型	表面贴装
工作温度	0°C ~ 85°C（TJ）
封装/外壳	672-BGA
供应商器件封装	672-FBGA（27x27）

文档预览

下载PDF文档

全文
预览

Intel

MAX

10 Clocking and PLL

User Guide

Updated for Intel

Quartus

Prime Design Suite:

18.0

Send Feedback

UG-M10CLKPLL | 2018.06.15

Latest document on the web:

PDF

HTML

Contents

1. Intel

MAX

10 Clocking and PLL Overview................................................................... 4

1.1. Clock Networks Overview........................................................................................4

1.2. Internal Oscillator Overview.................................................................................... 4

1.3. PLLs Overview.......................................................................................................4

2. Intel MAX 10 Clocking and PLL Architecture and Features.............................................. 6

2.1. Clock Networks Architecture and Features................................................................6

2.1.1. Global Clock Networks................................................................................6

2.1.2. Clock Pins Introduction............................................................................... 6

2.1.3. Clock Resources........................................................................................ 7

2.1.4. Global Clock Network Sources..................................................................... 7

2.1.5. Global Clock Control Block.......................................................................... 9

2.1.6. Global Clock Network Power Down............................................................. 11

2.1.7. Clock Enable Signals................................................................................ 12

2.2. Internal Oscillator Architecture and Features........................................................... 13

2.3. PLLs Architecture and Features............................................................................. 13

2.3.1. PLL Architecture.......................................................................................13

2.3.2. PLL Features........................................................................................... 15

2.3.3. PLL Locations.......................................................................................... 15

2.3.4. Clock Pin to PLL Connections..................................................................... 17

2.3.5. PLL Counter to GCLK Connections.............................................................. 17

2.3.6. PLL Control Signals.................................................................................. 18

2.3.7. Clock Feedback Modes.............................................................................. 19

2.3.8. PLL External Clock Output......................................................................... 23

2.3.9. ADC Clock Input from PLL......................................................................... 24

2.3.10. Spread-Spectrum Clocking...................................................................... 24

2.3.11. PLL Programmable Parameters................................................................. 24

2.3.12. Clock Switchover....................................................................................27

2.3.13. PLL Cascading........................................................................................31

2.3.14. PLL Reconfiguration................................................................................ 32

3. Intel MAX 10 Clocking and PLL Design Considerations.................................................. 34

3.1. Clock Networks Design Considerations.................................................................... 34

3.1.1. Guideline: Clock Enable Signals................................................................. 34

3.1.2. Guideline: Connectivity Restrictions............................................................ 34

3.2. Internal Oscillator Design Considerations................................................................ 34

3.2.1. Guideline: Connectivity Restrictions............................................................ 34

3.3. PLLs Design Considerations................................................................................... 35

3.3.1. Guideline: PLL Control Signals................................................................... 35

3.3.2. Guideline: Connectivity Restrictions............................................................ 35

3.3.3. Guideline: Self-Reset................................................................................ 35

3.3.4. Guideline: Output Clocks...........................................................................36

3.3.5. Guideline: PLL Cascading.......................................................................... 36

3.3.6. Guideline: Clock Switchover...................................................................... 37

3.3.7. Guideline: .mif Streaming in PLL Reconfiguration..........................................38

3.3.8. Guideline: scandone Signal for PLL Reconfiguration...................................... 38

Intel

MAX

10 Clocking and PLL User Guide

Contents

4. Intel MAX 10 Clocking and PLL Implementation Guides................................................ 39

4.1. ALTCLKCTRL Intel FPGA IP Core............................................................................. 39

4.2. ALTPLL Intel FPGA IP Core.....................................................................................39

4.2.1. Expanding the PLL Lock Range...................................................................40

4.2.2. Programmable Bandwidth with Advanced Parameters....................................41

4.2.3. PLL Dynamic Reconfiguration Implementation.............................................. 42

4.2.4. Dynamic Phase Configuration Implementation............................................. 46

4.3. ALTPLL_RECONFIG Intel FPGA IP Core.................................................................... 49

4.3.1. Obtaining the Resource Utilization Report................................................... 49

4.4. Internal Oscillator Intel FPGA IP Core..................................................................... 50

5. ALTCLKCTRL Intel FPGA IP Core References................................................................ 51

5.1. ALTCLKCTRL IP Core Parameters............................................................................ 51

5.2. ALTCLKCTRL IP Core Ports and Signals....................................................................52

6. ALTPLL Intel FPGA IP Core References......................................................................... 53

6.1. ALTPLL IP Core Parameters....................................................................................53

6.1.1. Operation Modes Parameter Settings.......................................................... 53

6.1.2. PLL Control Signals Parameter Settings....................................................... 53

6.1.3. Programmable Bandwidth Parameter Settings.............................................. 54

6.1.4. Clock Switchover Parameter Settings.......................................................... 54

6.1.5. PLL Dynamic Reconfiguration Parameter Settings......................................... 55

6.1.6. Dynamic Phase Configuration Parameter Settings......................................... 55

6.1.7. Output Clocks Parameter Settings.............................................................. 56

6.2. ALTPLL IP Core Ports and Signals........................................................................... 57

7. ALTPLL_RECONFIG Intel FPGA IP Core References...................................................... 60

7.1. ALTPLL_RECONFIG IP Core Parameters................................................................... 60

7.2. ALTPLL_RECONFIG IP Core Ports and Signals........................................................... 61

7.3. ALTPLL_RECONFIG IP Core Counter Settings............................................................63

8. Internal Oscillator Intel FPGA IP Core References........................................................ 66

8.1. Internal Oscillator IP Core Parameters.................................................................... 66

8.2. Internal Oscillator IP Core Ports and Signals............................................................ 66

9. Intel MAX 10 Clocking and PLL User Guide Archives..................................................... 67

10. Document Revision History for the Intel MAX 10 Clocking and PLL User Guide........... 68

Intel

MAX

10 Clocking and PLL User Guide

推荐资源

双12bitA-D转换器芯片AD10242内部结构框图

热释电红外感应自动灯电路（6）

延长灯泡寿命电路

镍镉电池的充电方法和使用注意事项电路01

格兰仕WD800B,WD800BS电脑式烧烤型微波炉电路图

利用高频场效应晶体管的电压调节电路

帮帮忙: 有人用过ATAVRSBPR1吗？这个怎么用呢 ...; 徐淑琴 Microchip MCU

小调查,现在用VS2005开发WINCE的人多吗?: 小调查,现在用VS2005开发WINCE的人多吗?...; ifree6 嵌入式系统

MSP430F16系列和15系列区别是什么？: 我大概看了下资料，感觉除了存储器方面没有别的不同了，是不是这样？现在169好难买，又贵...; benson 微控制器 MCU

无刷无感电机，加速到一定程度发生剧烈抖动: 我用一套无刷无感电机的板子，电机一开始转起来还好，但是加速到一定程度后，电机就发生剧烈振动转速上不去了，这是什么原因？求大神指导，程序上好像没什么速度的限制。 ...; Hubble林电机控制

DIY建议+多功能计步器: 一、DIY项目：多功能计步器二、预计实现功能：基本功能：检测步伐，并计数和显示。扩展功能：1）实现日历和时钟功能； 2）计算运动距离和卡路里消耗量； 3）设定 ......; exiao ADI 工业技术

windows server 2003下驱动问题: 我用的是Xilinx的ML505这块开发板，Xilinx提供的硬件代码、驱动和应用软件PCI_express_DMA_Freeware_Virtex。这个驱动要分配一段连续的内存来读写。下面两个函数是在EvtDeviceAdd调用。 EvtDe ......; ocon 嵌入式系统

关于STM32空闲中断

在使用串口接受字符串时，可以使用空闲中断（IDLEIE置1，即可使能空闲中断），这样在接收完一个字符串，进入空闲状态时（IDLE置1）便会激发一个空闲中断。在中断处理函数，我们可以解析这个字符串。需要注意的是，IDLE标志位需要软件清零，否则由于会不断进入中断，而使正常程序无法运行。当再次收到数据时（即RXNE再次置1），等到空闲便会重新进入中断。在STM32F4中，IDLE标志位清零的...[详细]
stm32学习笔记之串口通信

　　在基础实验成功的基础上，对串口的调试方法进行实践。硬件代码顺利完成之后，对日后调试需要用到的printf重定义进行调试，固定在自己的库函数中。　　b) 初始化函数定义：　　void USART_Configuration(void); //定义串口初始化函数　　c) 初始化函数调用：　　void UART_Configuration(void); //串口初始化函数调用　　初始化代...[详细]
谣言四起、智驾热战，谁在风口浪尖？

智驾圈各有各的节奏。有人忙着推送新版本、低头搞研发，也有人忙着搞宣发，也有人埋头量产。怪就怪在，稍微低调点，就有可能成为谣言的起源。 8 月 19 号，元戎启行官方释放了一段视频，smart 机器人科技有限公司 CEO 陈大宇和元戎启行 CTO 曹通易两人试乘 smart 精灵 5，全程城区辅助驾驶挑战深圳出行高峰。视频中两人有说有笑，主动提到了前段时间网传双方解约的说法。结论就是，根本是...[详细]
工业机械异常检测

您怎么知道一台机器是否在正常运行？问题的回答是：通过利用深度学习来检测工业机器的常规振动数据中的异常情况。异常检测有很多用途，而尤其在预测性维护中特别有用。这个深度学习的例子讲的是基于双向长短期记忆网络（biLSTM）的自动编码器。虽然这个词很拗口，但它仅表示训练网络来重构“正常”数据。这样，当我们给算法提供一些看起来不同的数据时，重构错误会提示您机器可能需要维护。当您所拥有的数据均为“正...[详细]
保养焊炉，保证质量：回流焊炉膛清理的必要性与方法

回流焊是电子组装生产中的关键工艺之一，而回流焊炉膛的清洁程度对产品的质量具有直接影响。炉膛内的积灰和残留物可能导致不良焊接或短路等问题。因此，定期清理回流焊炉膛是保证生产质量和效率的必要步骤。本文将介绍回流焊炉膛的清理方法。首先，进行安全检查。在清理之前，一定要关闭并断开回流焊炉的电源，以防止意外触电。同时，确保炉膛内温度降至安全范围，以防烫伤。接下来，先进行粗清洁。使用刮刀或金属刷...[详细]
基于NiosⅡ+SOPC的LCD显示系统设计

Nios Ⅱ是一种可配置的16/32位RISC处理器，它结合丰富的外设专用指令和硬件加速单元可以低成本地提供极度灵活和功能强大的 SOPC 系统，开发者根据实际需要自行整合。ALTEra 公司所有主流FPGA 器件都支持Nios Ⅱ。将LCD驱动与Nios Ⅱ相结合可以得到一个扩展性强、通用的IP核，从而解决不同型号液晶屏之间的驱动差异问题。 1 NiosⅡ 软核处理器和 SOPC 设...[详细]
电动汽车的养护问题该怎么解决

由于政策以及节能等原因，新能源汽车越来越受广大消费者的青睐。车子到手了，接下来少不了保养环节，但由于新能源车的动力结构与传统能源车不同，在保养方面也有所区别。今天就来和大家分享一下，关于电动车的电池养护知识。电动汽车主要针对“电池”和“电机”的维护。电动车在使用过程中，要留意汽车用电的情况，当指针从“H”降到“L”附近时，就意味着我们要为汽车充电了。一般情况下，电动车每天都需要充电，便于电...[详细]
电动汽车系统中发动机与变速箱的联系

想要理解汽车发动机为什么需要变速箱，首先要理解不同类型的发动机有什么特点。发动机指能够将一种能量形态转化为动能的机器，是一种笼统的概念性定义，并不特指某一种动力元。能定义为发动机的机器有：外燃式发动机、内燃式发动机、涡扇发动机、蒸汽轮机以及电动机等，其中内燃式发动机则是一般理解的发动机，是燃油动力汽车使用的动力元。普通家用汽车使用的内燃机为汽油动力发动机，这种机器的运行步骤为：进气喷油、压缩蒸发...[详细]
家电设计——安全至关重要！

　　我们正进入人类能以更低廉价格拥有更多电子产品的新时代。电子产品已经成为我们生活的必需品。举例来说，普通消费者现在都拥有冰箱、洗衣机、咖啡机等。将分离式IC带来的智能特性集成到电器中，能够改进用户体验，提供电子控制、触摸用户界面和高级显示等功能。这些特性非常有用，而安全性也是消费者关注的重点。没有人希望电器构成安全威胁。　　目前许多家用电器都采用微控制器，如果微控制器出现问题，就可能发生...[详细]
解析Android移动设备的传感器技术

在移动技术中，传感器是被测量信号输入的首要技术，也是传感器系统中的元件组成部分，它包括载体和电路连接的敏感元件和转换元件，但是传感器系统却是组合某种信息处理能力元件的传感器。Android平台应用的传感器技术有姿态传感器技术、光电传感器技术、磁场传感器技术和加速度传感器技术等诸多耀眼的传感器技术，传感器系统功能非常强大，很多人还不知道是传感器为用户提供了巨大的便利。传感器是一种检测装置，是实...[详细]
新能源车保值率如何破“腰斩”困局？

今年以来，价格战有增不减，新车此起彼伏，零公里二手车成为舆论焦点，行业内卷被官方提上休整日程……这些因素共同影响了新能源汽车今年上半年保值表现。根据中国汽车流通协会数据，2025年1至7月，三年车龄的新能源汽车保值率呈现缓慢下滑趋势。整体来看，插电式混合动力车型三年保值率略高于纯电动车型，今年7月，插电式混合动力车型三年保值率为44.1%，纯电动车型则为44.8%。相比之下，传统...[详细]
解析数字电视机顶盒的关键技术

　　数字电视机顶盒由高频头、QAM解调器、TS流解复用器、MPEG一2解码器、PAUNTSC视频编码器、嵌人式CPU系统和外围接口、CA模块和上行数据调制器组成。工作原理如附图。　　数字电视机顶盒的工作过程大致如下：高频头接收来自有线网的高频信号，通过QAM解调器完成信道解码，从载波中分离出包含音、视频和其他数据信息的传送流门蜀。传送流中一般包含多个音、视频流及一些数据信息。解复用器则用...[详细]
无人驾驶的基本框架你了解吗

将无人车理解为机器人并且使用机器人开发的思维处理无人车系统是目前工业界的共识，但也不乏一些单纯使用人工智能或者是智能体来完成无人驾驶的案例。其中基于深度学习的端到端无人驾驶和基于强化学习的驾驶智能体是目前的研究热点。无人驾驶系统的核心可以概述为三个部分：感知（Perception），规划（Planning）和控制（Control），这些部分的交互以及其与车辆硬件、其他车辆的交互可以用下图表...[详细]
了解这几点，飞创直线电机模组如何选型轻松搞定

直线电机模组因行程长、速度快、精度高、运行平稳、寿命长等优势，成为各领域的“甜点”，不同型号的直线电机模组可以达到不同的效果，直线电机模组选型正确与否，不仅影响产品的使用，还影响着直线模组后续功能的发挥，给设备和项目推进带来各种问题，因此我们在选购直线电机模组时，需要了解以下几点。飞创直线电机模组的选型可以根据负载、有效行程、重复定位精度、运行速度和加速度、应用环境、安装方式这几个重要参数...[详细]
STM32F103-串口IAP

一、IAP是什么 IAP即为In Application Programming,解释为在应用中编程，用户自己的程序在运行过程中对User Flash的部分区域进行烧写。即是一种对单片机flash擦写的一种编程方案。通常情况下，一片stm32单片机的flash只有一个用户程序，而IAP编程则是将单片机的flash分成至少两大区域，一部分叫做bootloader区，一部分叫做app用户代码区，还...[详细]

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多