电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

FGG.3B.302.CLAD92

产品描述CONN PLUG MALE 2POS SOLDER CUP
产品类别连接器   
制造商LEMO
官网地址http://www.lemo-china.com
标准
下载文档 详细参数 全文预览

FGG.3B.302.CLAD92概述

CONN PLUG MALE 2POS SOLDER CUP

FGG.3B.302.CLAD92规格参数

参数名称属性值
连接器类型插头,公引脚
针脚数2
外壳尺寸 - 插件302
安装类型自由悬挂
端接焊杯
紧固类型推挽式,销锁
朝向G
侵入防护IP50 - 防尘
外壳材料,镀层黄铜,镀铬
触头镀层
特性屏蔽
额定电流35A
触头镀层厚度39.4µin(1.00µm)
工作温度-55°C ~ 250°C
0分帖...
0...
passion07 嵌入式系统
mobile下,导入一个lib,为什么提示打不开这个lib
tinyxmld.lib, 是个xml的解析类,我在链接里面加入这个lib,可编译的时候提示打不开...
lq999jacky 嵌入式系统
JLINK V8
看到大家干劲这么足,DSP那边没有做好,来这边弥补一下。没有跟上大家的进度,做点贡献吧~!我这有JLINK V8的全套资料,自己生产了100个,在STM32和2440上面通过验证,不知道大家对这个有没有兴趣,先上传资料,一个是原理图,一个是固件。...
superwangyang NXP MCU
SPI 通信程序
我自己用于项目的SPI协议通信程序(CPLD与TI2802通信)...
eeleader FPGA/CPLD
Xilinx FPGA设计优化
异步复位对通用逻辑结构也会产生影响。由于所有的赛灵思FPGA 通用寄存器都具有将复位/ 置位编程为异步或同步的能力,因此设计人员可能认为使用异步复位没什么不妥。但这种假设通常是错误的。如果没有使用异步复位,那么置位/ 复位逻辑就可以被置为同步逻辑。这样一来,就可释放额外的资源用于逻辑优化。为了更好地理解异步复位如何影响优化结果,我们来看看以下一些不够理想的代码例子:VHDL 例子#1process...
eeleader FPGA/CPLD
LEGO EV3主机系统移植到BBB
...
活着的亡灵 DSP 与 ARM 处理器

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 91  117  485  755  1330 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved