电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

0039348248

产品描述MINIFITJRHDR VT DR W/PGS 24POS
产品类别连接器   
文件大小95KB,共1页
制造商Molex Premise Network
标准
下载文档 详细参数 选型对比 全文预览

0039348248概述

MINIFITJRHDR VT DR W/PGS 24POS

0039348248规格参数

参数名称属性值
连接器类型接头
触头类型公形引脚
间距 - 配接0.165"(4.20mm)
针脚数24
排数2
行间距 - 配接0.165"(4.20mm)
加载的针脚数全部
样式板至电缆/导线
护罩带遮蔽 - 4 墙
安装类型通孔
端接焊接
紧固类型锁销滑道
接触长度 - 接线柱0.138"(3.50mm)
绝缘高度0.504"(12.80mm)
触头形状方形
触头表面处理 - 配接
触头表面处理厚度 - 配接35.4µin (0.90µm)
触头表面处理 - 柱
触头材料黄铜
绝缘材料聚酰胺(PA66),尼龙 66
特性板锁
材料可燃性等级UL94 V-2
绝缘颜色天然
触头表面处理厚度 - 柱35.0µin(0.90µm)
应用通用,工业,电信

0039348248相似产品对比

0039348248 0039348028 0039348048 0039348068 0039348088
描述 MINIFITJRHDR VT DR W/PGS 24POS MINIFITJRHDR VT DR W/PGS 2POS MINIFITJRHDR VT DR W/PGS 4POS MINIFIT HDR W/PEG 6 C 556606A2-1 MINIFITJRHDR VT DR W/PGS 8POS
连接器类型 接头 接头 接头 接头 接头
触头类型 公形引脚 公形引脚 公形引脚 公形引脚 公形引脚
针脚数 24 2 4 6 8
排数 2 2 2 2 2
行间距 - 配接 0.165"(4.20mm) 0.165"(4.20mm) 0.165"(4.20mm) 0.165"(4.20mm) 0.165"(4.20mm)
加载的针脚数 全部 全部 全部 全部 全部
样式 板至电缆/导线 板至电缆/导线 板至电缆/导线 板至电缆/导线 板至电缆/导线
护罩 带遮蔽 - 4 墙 带遮蔽 - 4 墙 带遮蔽 - 4 墙 带遮蔽 - 4 墙 带遮蔽 - 4 墙
安装类型 通孔 通孔 通孔 通孔 通孔
端接 焊接 焊接 焊接 焊接 焊接
紧固类型 锁销滑道 锁销滑道 锁销滑道 锁销滑道 锁销滑道
接触长度 - 接线柱 0.138"(3.50mm) 0.138"(3.50mm) 0.138"(3.50mm) 0.138"(3.50mm) 0.138"(3.50mm)
绝缘高度 0.504"(12.80mm) 0.504"(12.80mm) 0.504"(12.80mm) 0.504"(12.80mm) 0.504"(12.80mm)
触头形状 方形 方形 方形 方形 方形
触头表面处理 - 配接
触头表面处理厚度 - 配接 35.4µin (0.90µm) 35.4µin (0.90µm) 35.4µin (0.90µm) 35.4µin (0.90µm) 35.4µin (0.90µm)
触头表面处理 - 柱
触头材料 黄铜 黄铜 黄铜 黄铜 黄铜
绝缘材料 聚酰胺(PA66),尼龙 66 聚酰胺(PA66),尼龙 66 聚酰胺(PA66),尼龙 66 聚酰胺(PA66),尼龙 66 聚酰胺(PA66),尼龙 66
特性 板锁 板锁 板锁 板锁 板锁
材料可燃性等级 UL94 V-2 UL94 V-2 UL94 V-2 UL94 V-2 UL94 V-2
绝缘颜色 天然 天然 天然 天然 天然
触头表面处理厚度 - 柱 35.0µin(0.90µm) 35.0µin(0.90µm) 35.0µin(0.90µm) 35.0µin(0.90µm) 35.0µin(0.90µm)
应用 通用,工业,电信 通用,工业,电信 通用,工业,电信 通用,工业,电信 通用,工业,电信
间距 - 配接 0.165"(4.20mm) - 0.165"(4.20mm) 0.165"(4.20mm) 0.165"(4.20mm)
帮忙设计个硬件电路图
设计并制作FPGA开发板,核心器件为ALTERA公司的CYCLONE系列芯片。该开发板具有独立电源、独立下载功能,引脚开放,支持二次开发。开发板包含的硬件模块为:1、FPGA核心板(包括ALTERA公司的CYCLONE系列芯片、开放的IO引脚、有独立工作时钟、独立电源、独立下载功能);2、扩展板(包括6个数码管,其中5个带译码器;LCD显示器;4*4按键;8个拨码开关;A/D、D/A转换芯片;16...
断弦 FPGA/CPLD
Quartus II 中Tsu/Tco 的约束方法
Tsu/Tco 在Quartus II 的报告中有两种不同含义.[list=1][*]片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级别的. 可以通过“List Paths”命令查看。这里的Tsu/Tco 主要由器件工艺决定, 工作时在受到温度,电压的影响略有变化.(如下图所示)[url=http://www.dzkf.cn/upimg/allimg/...
eeleader FPGA/CPLD
max7219显示问题
我的电路板采用C8051f340,利用max7219驱动4位8段数码管,可是总是点不亮!不知道是怎么回事,请高人指点。附显示子程序:sbit DIN_7219=P1^5;sbit LOAD_7219=P1^6;sbit CLK_7219=P1^7;void init7219(void);void write_7219(uchar addr,uchar dat);void displayU(int ...
lamb441 51单片机
Verilog中case 中一个状态在执行过程中,状态发生改变了怎么执行
Verilog中case 中一个状态在执行过程中,状态发生改变了怎么执行,是继续执行本状态还是执行下一个状态?...
少121 EE_FPGA学习乐园
DSP算法系列教程定点算数运算之从浮点到定点
高级语言:从浮点到定点我们在编写DSP模拟算法时,为了方便,一般都是采用高级语言(如C语言)来编写模拟程序。程序中所用的变量一般既有整型数,又有浮点数。如例1.1程序中的变量i是整型数,而pi是浮点数,hamwindow则是浮点数组。例1.1256点汉明窗计算int i;+float pi=3.14l59;float hamwindow[256];for(i=0;i>(Qx-Qz),若Qx>=Qz...
Jacktang DSP 与 ARM 处理器
其实STM32的开发应该更简单!
我的意思是,最近看STM32的示例源代码,发现系统开始的配置都是标准的函数库,各种参数也都有规律可循,是不是可以开发一个PC端程序,通过勾选、填写各种参数来自动生成一个工程所需要的开始源代码结构?类似VisualStudio里面那样?我觉得这个很可行啊!...
MOWANWTO stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 705  1200  1219  1317  1615 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved