电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

MC33990DR2

产品描述IC TRANSCEIVER J-1850 BUS 8-SOIC
产品类别模拟混合信号IC    驱动程序和接口   
文件大小767KB,共16页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
下载文档 详细参数 选型对比 全文预览

MC33990DR2概述

IC TRANSCEIVER J-1850 BUS 8-SOIC

MC33990DR2规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称NXP(恩智浦)
零件包装代码SOIC
包装说明SOP, SOP8,.25
针数8
Reach Compliance Codeunknown
ECCN代码EAR99
差分输出NO
驱动器位数1
输入特性SCHMITT TRIGGER
接口集成电路类型LINE TRANSCEIVER
接口标准GENERAL PURPOSE
JESD-30 代码R-PDSO-G8
JESD-609代码e0
长度4.9 mm
湿度敏感等级3
功能数量1
端子数量8
最高工作温度125 °C
最低工作温度-40 °C
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP8,.25
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)220
电源7/16 V
认证状态Not Qualified
最大接收延迟2000 ns
接收器位数1
座面最大高度1.75 mm
最大压摆率11.5 mA
最大供电电压16 V
最小供电电压7 V
标称供电电压13 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子面层Tin/Lead (Sn/Pb)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间30
最大传输延迟24000 ns
宽度3.9 mm

MC33990DR2相似产品对比

MC33990DR2 MCZ33990EFR2
描述 IC TRANSCEIVER J-1850 BUS 8-SOIC Telecom Interface ICs CLASS B SERIAL TRANS
是否Rohs认证 不符合 符合
零件包装代码 SOIC SOIC
包装说明 SOP, SOP8,.25 SOP, SOP8,.25
针数 8 8
Reach Compliance Code unknown unknown
ECCN代码 EAR99 EAR99
差分输出 NO NO
驱动器位数 1 1
输入特性 SCHMITT TRIGGER SCHMITT TRIGGER
接口集成电路类型 LINE TRANSCEIVER LINE TRANSCEIVER
接口标准 GENERAL PURPOSE GENERAL PURPOSE
JESD-30 代码 R-PDSO-G8 R-PDSO-G8
JESD-609代码 e0 e3
长度 4.9 mm 4.9 mm
湿度敏感等级 3 3
功能数量 1 1
端子数量 8 8
最高工作温度 125 °C 125 °C
最低工作温度 -40 °C -40 °C
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SOP SOP
封装等效代码 SOP8,.25 SOP8,.25
封装形状 RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE SMALL OUTLINE
峰值回流温度(摄氏度) 220 260
电源 7/16 V 7/16 V
认证状态 Not Qualified Not Qualified
最大接收延迟 2000 ns 2000 ns
接收器位数 1 1
座面最大高度 1.75 mm 1.75 mm
最大压摆率 11.5 mA 32 mA
最大供电电压 16 V 16 V
最小供电电压 7 V 7 V
标称供电电压 13 V 13 V
表面贴装 YES YES
技术 CMOS CMOS
温度等级 AUTOMOTIVE AUTOMOTIVE
端子面层 Tin/Lead (Sn/Pb) Matte Tin (Sn)
端子形式 GULL WING GULL WING
端子节距 1.27 mm 1.27 mm
端子位置 DUAL DUAL
处于峰值回流温度下的最长时间 30 40
最大传输延迟 24000 ns 24000 ns
宽度 3.9 mm 3.9 mm
JLink V8用户手册
JLink V8用户手册...
sssls2008 ARM技术
0分帖...
0...
passion07 嵌入式系统
mobile下,导入一个lib,为什么提示打不开这个lib
tinyxmld.lib, 是个xml的解析类,我在链接里面加入这个lib,可编译的时候提示打不开...
lq999jacky 嵌入式系统
JLINK V8
看到大家干劲这么足,DSP那边没有做好,来这边弥补一下。没有跟上大家的进度,做点贡献吧~!我这有JLINK V8的全套资料,自己生产了100个,在STM32和2440上面通过验证,不知道大家对这个有没有兴趣,先上传资料,一个是原理图,一个是固件。...
superwangyang NXP MCU
SPI 通信程序
我自己用于项目的SPI协议通信程序(CPLD与TI2802通信)...
eeleader FPGA/CPLD
Xilinx FPGA设计优化
异步复位对通用逻辑结构也会产生影响。由于所有的赛灵思FPGA 通用寄存器都具有将复位/ 置位编程为异步或同步的能力,因此设计人员可能认为使用异步复位没什么不妥。但这种假设通常是错误的。如果没有使用异步复位,那么置位/ 复位逻辑就可以被置为同步逻辑。这样一来,就可释放额外的资源用于逻辑优化。为了更好地理解异步复位如何影响优化结果,我们来看看以下一些不够理想的代码例子:VHDL 例子#1process...
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 982  988  1139  1391  1470 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved