电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

3D3324G-500

产品描述MONOLITHIC QUADRUPLE FIXED DELAY LINE
产品类别逻辑    逻辑   
文件大小134KB,共4页
制造商Data Delay Devices
标准
下载文档 详细参数 全文预览

3D3324G-500概述

MONOLITHIC QUADRUPLE FIXED DELAY LINE

3D3324G-500规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码SOIC
包装说明SOP,
针数14
Reach Compliance Codecompli
系列3324
输入频率最大值(fmax)0.67 MHz
JESD-30 代码R-PDSO-G14
长度19.305 mm
逻辑集成电路类型ACTIVE DELAY LINE
功能数量1
抽头/阶步数4
端子数量14
最高工作温度85 °C
最低工作温度-40 °C
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)NOT SPECIFIED
可编程延迟线NO
认证状态Not Qualified
座面最大高度4.59 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)3 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子形式GULL WING
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
总延迟标称(td)500 ns
宽度6.35 mm
Base Number Matches1

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 181  482  587  1390  1582 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved