电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

NP4S22900DS22

产品描述RESISTOR, METAL FILM, 0.5 W, 0.5 %, 25 ppm, 2290 ohm, THROUGH HOLE MOUNT, AXIAL LEADED, ROHS COMPLIANT
产品类别无源元件    电阻器   
文件大小384KB,共7页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准  
下载文档 详细参数 全文预览

NP4S22900DS22概述

RESISTOR, METAL FILM, 0.5 W, 0.5 %, 25 ppm, 2290 ohm, THROUGH HOLE MOUNT, AXIAL LEADED, ROHS COMPLIANT

NP4S22900DS22规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid2124744651
包装说明,
Reach Compliance Codeunknown
ECCN代码EAR99
其他特性PRECISION, RATED AC VOLTAGE: 350
JESD-609代码e3
制造商序列号NP
安装特点THROUGH HOLE MOUNT
端子数量2
最高工作温度155 °C
最低工作温度-55 °C
封装形状TUBULAR PACKAGE
包装方法BULK
额定功率耗散 (P)0.5 W
额定温度70 °C
电阻2290 Ω
电阻器类型FIXED RESISTOR
表面贴装NO
技术METAL FILM
温度系数25 ppm/°C
端子面层Matte Tin (Sn)
端子形状WIRE
容差0.5%
如何在RedCycloneII上配置SDRAM clk的phase shift?
刚开始使用CycloneII FPGA,和朋友借了一块RedCycloneII板(FPGA是EP1C6Q240C8),但是资料光盘找不到了。在尝试在RedCycloneII上把NIOS跑起来。不过不知道该把SDRAM clk的phase shift配成什么值合适,试了几个值都不行。哪位大虾以前成功过?配的是什么值?听说Altera网站上有文档讲怎么估算phase shift,但是没有找到。哪位大虾...
eeleader FPGA/CPLD
招聘硬件工程师
上海东现船舶设备有限公司招聘硬件工程师,要求如下:1. 精通模电,数电。2. 5年以上的硬件开发经验,有EMC经验更佳。3. 熟悉现场总线,如can总线。4. 熟悉arm且有项目经验。5. 有测控或仪器仪表行业经验有限考虑。工作地点:上海徐汇区。一经录用,待遇从优。有意者可发简历到:limh0316@163.com 或加QQ: 576192229交流。...
怎么会这样 求职招聘
《嵌入式实时操作系统μC/OS原理与实践》推荐
[b]《嵌入式实时操作系统μC/OS原理与实践》的特点在于1.详细的代码解析,从TCB等数据结构到流程图到示例代码2.有VC下的仿真代码[url=http://blog.sina.com.cn/s/blog_9cc4819101014du8.html]http://blog.sina.com.cn/s/blog_9cc4819101014du8.html[/url]3.有网上的视频教程,在土豆、优...
llpanda 实时操作系统RTOS
stm32f2+DP83848 lwip socket例程
[i=s] 本帖最后由 jeansonm 于 2014-2-27 18:08 编辑 [/i][font=Tahoma, Helvetica, SimSun, sans-serif]金龙207开发板网络例程:[/font][font=Tahoma, Helvetica, SimSun, sans-serif][/font][font=Tahoma, Helvetica, SimSun, sans-s...
jeansonm stm32/stm8
C2000系CMD文件的配置理解
[color=#333333][font=Arial][size=14px]工程上因为CMD配置较差引起的问题确实不少,重新学了下CMD的理论写了些心得与网友共享,还请批评指教。[/size][/font][/color][color=#333333][font=Arial][size=14px]CMD的专业名称叫链接器配置文件,是存放链接器的配置信息的,我们简称为命令文件,其中比较关键的就是ME...
灞波儿奔 微控制器 MCU
关于block ram的综合问题
我在代码里例化了3个block ram,第一个128x144(width x depth),共18432bit(18k),综合出来却用了4个36k的block ram;第二个128x36,共4608bit(4.5k),综合出来用了2个36k的block ram;第三个32x96,共3072bit(3k),综合出来用了1个18k的block ram。也就是说,总共综合出6个36k的ram,,1个18...
超自然 FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 645  706  1326  1650  1676 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved