电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

EP2S15F484C5

产品描述IC FPGA 342 I/O 484FBGA
产品类别可编程逻辑器件    可编程逻辑   
文件大小2MB,共182页
制造商Intel(英特尔)
官网地址http://www.intel.com/
下载文档 详细参数 全文预览

EP2S15F484C5在线购买

供应商 器件名称 价格 最低购买 库存  
EP2S15F484C5 - - 点击查看 点击购买

EP2S15F484C5概述

IC FPGA 342 I/O 484FBGA

EP2S15F484C5规格参数

参数名称属性值
是否Rohs认证不符合
包装说明BGA, BGA484,22X22,40
Reach Compliance Codecompliant
ECCN代码3A991
最大时钟频率640 MHz
CLB-Max的组合延迟5.962 ns
JESD-30 代码S-PBGA-B484
JESD-609代码e0
长度23 mm
湿度敏感等级3
可配置逻辑块数量6240
输入次数342
逻辑单元数量15600
输出次数334
端子数量484
最高工作温度85 °C
最低工作温度
组织6240 CLBS
封装主体材料PLASTIC/EPOXY
封装代码BGA
封装等效代码BGA484,22X22,40
封装形状SQUARE
封装形式GRID ARRAY
峰值回流温度(摄氏度)220
电源1.2,1.5/3.3,3.3 V
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
认证状态Not Qualified
座面最大高度3.5 mm
最大供电电压1.25 V
最小供电电压1.15 V
标称供电电压1.2 V
表面贴装YES
技术CMOS
温度等级OTHER
端子面层TIN LEAD
端子形式BALL
端子节距1 mm
端子位置BOTTOM
处于峰值回流温度下的最长时间30
宽度23 mm
Base Number Matches1

文档预览

下载PDF文档
Package Information Datasheet for
Mature Altera Devices
DS-PKG-16.8
This datasheet provides package and thermal resistance information for mature
Altera
®
devices. Package information includes the ordering code reference, package
acronym, leadframe material, lead finish (plating), JEDEC outline reference, lead
coplanarity, weight, moisture sensitivity level, and other special information. The
thermal resistance information includes device pin count, package name, and
resistance values.
This datasheet includes the following sections:
“Device and Package Cross Reference” on page 1
“Thermal Resistance” on page 23
“Package Outlines” on page 44
f
For more package and thermal resistance information about Altera devices that are
not listed in this datasheet, refer to the
Package and Thermal Resistance
page of the
Altera website.
For information about trays, tubes, and dry packs, refer to
AN 71: Guidelines for
Handling J-Lead, QFP, and BGA Devices.
RoHS-compliant devices are compatible with leaded-reflow temperatures. For more
information, refer to
Altera’s RoHS-Compliant Devices
literature page.
f
f
Device and Package Cross Reference
Table 2
through
Table 22
lists the device, package type, and number of pins for each
Altera device listed in this datasheet. Altera devices listed in this datasheet are
available in the following packages:
Ball-Grid Array (BGA)
Ceramic Pin-Grid Array (PGA)
FineLine BGA (FBGA)
Hybrid FineLine BGA (HBGA)
Plastic Dual In-Line Package (PDIP)
Plastic Enhanced Quad Flat Pack (EQFP)
Plastic J-Lead Chip Carrier (PLCC)
Plastic Quad Flat Pack (PQFP)
Power Quad Flat Pack (RQFP)
Thin Quad Flat Pack (TQFP)
Ultra FineLine BGA (UBGA)
© December 2011
Altera Corporation
Package Information Datasheet for Mature Altera Devices
【i.MX6ULL】驱动开发11——LCD驱动实践
之前在Linux系统移植时提到过LCD驱动,本篇来看下Linux设备树如何配置LCD驱动。 1 知识点 首先需要了解一个新的概念:Framebuffer 1.1 Framebuffer Framebuffer直译即帧缓冲,简称 ......
DDZZ669 ARM技术
【手机DIY】辛昕6. stm32f0的串口 和 定时中断
这两个晚上,因为上班的事情有点小紧张,所以就暂时停下了 之前的 HMI接口的设计。 这两个晚上在调整的活儿主要是和一个队列有关(虽然后来发现其实队列是没有问题的) 所以顺带把队列测试 ......
辛昕 DIY/开源硬件专区
单片机面试问题收集
集了一些关于单片机面试的问题,希望能帮助到需要找工作的同学! 单片机的最小系统?内部的主要结构? 答:最小系统:电源、晶振(为系统提供基本的时钟信号)、复位电路;内部结构:ROM/RAM ......
火辣西米秀 微控制器 MCU
HEF4051易损坏
466931466932 供电由开关电源提供,输出5V,+12V,-12v。开关电源的3个输出都有个大的电解电容进行滤波。开关电源规格显示:110V-240V。 138的电源改到了5V并串了个300欧姆的电阻后,138不再 ......
goldli01 模拟电子
AXD 如何统计栈空间的峰值
-ADS编译的Image文件,用AXD运行。 我记得是可以统计出栈空间消耗的峰值的。 请DX们赐教,具体的统计方法是什么?...
zhoulongshaxia 嵌入式系统
学习有礼!A9驾到,打造你的专属学习计划!(已颁奖)
颁奖贴:https://bbs.eeworld.com.cn/thread-471015-1-1.html 活动详情>> 学习有礼!A9驾到,打造你的专属学习计划! 活动时间:2015年6月15日——6月28日 活动流程: 1、认真 ......
EEWORLD社区 DSP 与 ARM 处理器

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1973  2197  2625  2085  2795  40  6  52  54  17 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved