电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

BUS-61565-57L

产品描述Micro Peripheral IC
产品类别微控制器和处理器   
文件大小50KB,共4页
制造商Data Device Corporation
下载文档 详细参数 全文预览

BUS-61565-57L概述

Micro Peripheral IC

BUS-61565-57L规格参数

参数名称属性值
厂商名称Data Device Corporation
包装说明,
Reach Compliance Codecompliant
Is SamacsysN
Base Number Matches1

文档预览

下载PDF文档
BUS-61553
MIL-STD-1553 ADVANCED INTEGRATED
MUX (AIM ) HYBRID
ALSO
SEE
IDE
R’S GU
USE
DESCRIPTION
DDC’s
BUS-61553
Advanced
Integrated Mux (AIM) Hybrid is a
complete
MIL-STD-1553
Bus
Controller (BC), Remote Terminal
Unit (RTU), and Bus Monitor (MT)
device. Packaged in a single 78-pin
DIP package, the BUS-61553 con-
tains dual low-power transceivers,
complete BC/RT/MT protocol logic, a
MIL-STD-1553-to-host interface unit
and 8K x 16 RAM.
Using an industry standard dual
transceiver and standard status and
control signals, the BUS-61553 sim-
plifies system integration at both the
MIL-STD-1553 and host processor
interface levels.
All 1553 operations are controlled
through the CPU access to the
shared 8K x 16 RAM. To ensure
maximum design flexibility, memory
control lines are provided for attach-
ing external RAM to the BUS-61553
address and data buses and for dis-
abling internal memory; the total
combined memory space can be
expanded to 64K x 16. All 1553 trans-
fers are entirely memory-mapped;
thus the CPU interface requires
minimal hardware and/or software
support.
The BUS-61553 operates over the
full military -55°C to +125°C temper-
ature range. Available screened to
MIL-PRF-38534, the BUS-61553 is
ideal for demanding military and
industrial microprocessor-to-1553
interface applications.
FEATURES
• Fully Intergrated Terminal
Including:
–Dual Transceiver
–BC/RT/MT Protocol
–Memory Management Unit
–Processor lnterface Logic
–8K x 16 RAM
• CMOS and Bipolar Technologies
• Internal Interrupt Status and Time
Tag Registers
• High Reliability
• 883B Processing Available
BUS-25679
8
1
DATA
BUS A
2
4
3
TRANSCEIVER A
TX INH
TX
RX
RX
CONTENTION
RESOLVER
INTERRUPT
GENERATOR
CLOCK IN
CHANNEL A
ENCODER/
DECODER
MEMORY
TIMING
CPU
TIMING
MSTRCLR
SELECT
STRBD
READYD
RD/WR
MEM/REG
EXTEN
EXTLD
INT
TRANSFORMER A
768
µs
TIME OUT
PROTOCOL
CONTROLLER
A15-A00
BUS-25679
8
DATA
BUS B
4
1
2
3
TX INH
TX
RX
RX
TRANSCEIVER B
D15-D00
TRANSFORMER B
CHANNEL B
ENCODER/
DECODER
8K x 16
SHARED RAM
PARITY
CHECKER
RT ADDR
RTAD0
RTAD1
RTAD2
RTAD3
RTAD4
RTAD P
RTPARERR
RAM
FIGURE 1. BU-61553 BLOCK DIAGRAM
© 1987, 1999 Data Device Corporation
项目合作的问题
各位坛友: 最近遇到个郁闷的问题,我打算接一个单子,工期很紧凑,合同定的时间是一个月,我想能多给一些时间,但是客户不同意。客户的答复是,合同还是按一个月来签,时间上可以稍微宽松 ......
何贵君 嵌入式系统
自己的buck电路出问题了,不知道是怎么了。
如图,设计的 5V输入,3.3输出,输出电流Io=100mA, 考虑到电感特性,计算时取200mA;频率f=100KHz; D=Vo/Vi=3.3/5=0.67; L=Vo(1-D)/(2Kf*f*Io)=3.3*0.33/(2*0.2*100*200)=0.000136125 ......
yuanmo 模拟与混合信号
工程师不能靠技术生存
我现在是自己做,但我此前有多年在从事软件开发工作,当回过头来想一想自己,觉得特别想对那些初学JAVA/DOT。NET技术的朋友说点心里话,希望你们能从我们的体会中,多少受点启发(也许我说的不好 ......
雪人001 工作这点儿事
综合后少于CPLD宏单元为什么编译不成功?
写了个程序,在EPM3256上编译通过,一看用了120个宏单元,就想用EPM3128了,但是综合成功,编译不通过,为什么? 布不开么?最大占用多少个宏单元的程序能在EPM3128上通过,有的说大于90%就布 ......
monicg FPGA/CPLD
【sensorTile评测】之五----功能包FP-SNS-ALLMEMS1评测
在【sensorTile评测】之二----手机端APP BlueMS安装,界面评测中我们已经安装好手机端的APP--BlueMS。其中我们发现有些图标是灰色的,有些功能没法用。我们这次就来看看其中一部分功能, ......
yang_alex 意法半导体-低功耗射频
EEWORLD大学堂----了解和比较高速模数(ADC)和数模转换器(DAC)转换器架构
了解和比较高速模数(ADC)和数模转换器(DAC)转换器架构:https://training.eeworld.com.cn/course/5011...
wanglan123 模拟电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2453  2465  2505  1032  1232  51  49  3  6  20 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved