电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LVC2952ADB-T

产品描述IC LVC/LCX/Z SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver
产品类别逻辑   
文件大小96KB,共19页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
标准
下载文档 详细参数 选型对比 全文预览

74LVC2952ADB-T概述

IC LVC/LCX/Z SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver

74LVC2952ADB-T规格参数

参数名称属性值
Source Url Status Check Date2013-06-14 00:00:00
是否Rohs认证符合
厂商名称NXP(恩智浦)
包装说明SSOP,
Reach Compliance Codeunknown
其他特性WITH INDEPENDENT OUTPUT ENABLE FOR EACH DIRECTION
系列LVC/LCX/Z
JESD-30 代码R-PDSO-G24
JESD-609代码e4
长度8.2 mm
负载电容(CL)50 pF
逻辑集成电路类型REGISTERED BUS TRANSCEIVER
湿度敏感等级1
位数8
功能数量1
端口数量2
端子数量24
最高工作温度85 °C
最低工作温度-40 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SSOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE, SHRINK PITCH
峰值回流温度(摄氏度)260
传播延迟(tpd)8.6 ns
认证状态Not Qualified
座面最大高度2 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)1.2 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层NICKEL PALLADIUM GOLD
端子形式GULL WING
端子节距0.65 mm
端子位置DUAL
处于峰值回流温度下的最长时间30
宽度5.3 mm
Base Number Matches1

文档预览

下载PDF文档
74LVC2952A
Octal registered transceiver with 5 V tolerant inputs/outputs;
3-state
Rev. 02 — 29 June 2004
Product data sheet
1. General description
The 74LVC2952A is a high-performance, low power, low voltage, Si-gate CMOS device
superior to most advanced CMOS compatible TTL families.
Inputs can be driven from either 3.3 V or 5 V devices. In 3-state operation, outputs can
handle 5 V. These features allow the use of these devices as translators in a mixed 3.3 V
and 5 V environment.
The 74LVC2952A is an octal non-inverting registered transceiver. Two 8-bit back-to-back
registers store data flowing in both directions between two bidirectional buses. Data
applied to the inputs is entered and stored on the rising edge of the clock (CPAB, CPBA)
provided that the clock enable (CEAB, CEBA) input is LOW. The data is then present at
the 3-state output buffers, but is only accessible when the output enable (OEAB, OEBA)
input is LOW. Data flow from A inputs to B outputs is the same as for B inputs to A outputs.
2. Features
s
s
s
s
s
s
s
s
5 V tolerant inputs/outputs for interfacing with 5 V logic
Supply voltage range from 1.2 V to 3.6 V
CMOS low-power consumption
Direct interface with TTL levels
Inputs accept voltages up to 5.5 V
Flow-through pin-out architecture
Complies with JEDEC standard JESD8-B/JESD36
ESD protection:
x
HBM EIA/JESD22-A114-B exceeds 2000 V
x
MM EIA/JESD22-A115-A exceeds 200 V.
s
Specified from
−40 °C
to +85
°C
and from
−40 °C
to +125
°C.

74LVC2952ADB-T相似产品对比

74LVC2952ADB-T 74LVC2952AD-T
描述 IC LVC/LCX/Z SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver IC LVC/LCX/Z SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver
Source Url Status Check Date 2013-06-14 00:00:00 2013-06-14 00:00:00
是否Rohs认证 符合 符合
厂商名称 NXP(恩智浦) NXP(恩智浦)
包装说明 SSOP, SOP,
Reach Compliance Code unknown unknown
其他特性 WITH INDEPENDENT OUTPUT ENABLE FOR EACH DIRECTION WITH INDEPENDENT OUTPUT ENABLE FOR EACH DIRECTION
系列 LVC/LCX/Z LVC/LCX/Z
JESD-30 代码 R-PDSO-G24 R-PDSO-G24
JESD-609代码 e4 e4
长度 8.2 mm 15.4 mm
负载电容(CL) 50 pF 50 pF
逻辑集成电路类型 REGISTERED BUS TRANSCEIVER REGISTERED BUS TRANSCEIVER
湿度敏感等级 1 1
位数 8 8
功能数量 1 1
端口数量 2 2
端子数量 24 24
最高工作温度 85 °C 85 °C
最低工作温度 -40 °C -40 °C
输出特性 3-STATE 3-STATE
输出极性 TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SSOP SOP
封装形状 RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE, SHRINK PITCH SMALL OUTLINE
峰值回流温度(摄氏度) 260 260
传播延迟(tpd) 8.6 ns 8.6 ns
认证状态 Not Qualified Not Qualified
座面最大高度 2 mm 2.65 mm
最大供电电压 (Vsup) 3.6 V 3.6 V
最小供电电压 (Vsup) 1.2 V 1.2 V
标称供电电压 (Vsup) 3.3 V 3.3 V
表面贴装 YES YES
技术 CMOS CMOS
温度等级 INDUSTRIAL INDUSTRIAL
端子面层 NICKEL PALLADIUM GOLD NICKEL PALLADIUM GOLD
端子形式 GULL WING GULL WING
端子节距 0.65 mm 1.27 mm
端子位置 DUAL DUAL
处于峰值回流温度下的最长时间 30 30
宽度 5.3 mm 7.5 mm
Base Number Matches 1 1
nioss 问题
我建立了一个NIOSS2最小系统,硬件平台编绎成功,软件用的是模板中的HELLO_LED,总编绎后下载入FPGA,但是却不运行,使用NIOSS2集成开发环境中的run as nioss 2 hardware 程序才开始运行,不知 ......
wenhuawu FPGA/CPLD
lwip实现GPRS通信实例代码
我的平台是S3C2410(ucos-ii)+MC35I,在UCOS上移植了LWIP1.3.1 ,但是我不知道该怎样应用LWIP1.3.1里面给定的函数实现GPRS通信,有人有相关方面的代码或者实例吗?谢谢,急...
cgl123456 嵌入式系统
Verilog
谁有Verilog设计的ALU例子,给我一个(不要从网上复制的)...
1520415739 FPGA/CPLD
奇怪的LoadImage()失败
我用的是WinCE5.0, HPC部分在explorerbase.rc增加自己的图片 a. 如果是sysgen或build sysgen生成的image,执行LoadImage自己的图片时,失败,GetLastError()返回1814 b. 如果是sysgen ......
sujd_01 嵌入式系统
【中科蓝讯AB32VG1 RISC-V开发板】评测之环境搭建
工作学习中一直接触的是arm芯片,这几年risc-v热度不减,一直也都比较感兴趣。趁着论坛活动申请了一块中科蓝讯AB32VG1 RISC-V开发板,实践出真知,看看和arm芯片区别在哪里。 开发环境:ubun ......
wanyisq 国产芯片交流
Micropython看门狗
dear all 新入一枚 写过C 玩过 arduino 初入 micropython 想请问各位大佬, micropython 支持 看门狗吗? ...
九先生 MicroPython开源版块

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1146  715  1265  2638  918  39  20  46  42  31 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved