电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

JT01RT-12-8P(011)

产品描述Circular MIL Spec Connector RECEPT
产品类别连接器   
文件大小2MB,共36页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
下载文档 详细参数 全文预览

JT01RT-12-8P(011)概述

Circular MIL Spec Connector RECEPT

JT01RT-12-8P(011)规格参数

参数名称属性值
Product AttributeAttribute Value
制造商
Manufacturer
Amphenol(安费诺)
产品种类
Product Category
Circular MIL Spec Connector
【菜鸟FPGA VHDL学习帖】第6帖 闪烁灯
[align=center]【菜鸟[font=Times New Roman]FPGA VHDL[/font]学习帖】第[font=Times New Roman]6[/font]帖[font=Times New Roman] [/font]闪烁灯[/align][align=left][font=Times New Roman][color=#000000] [/color][/font][/a...
常见泽1 FPGA/CPLD
怎么获得帧的长度
我的做法: ip的总长度+14(以太头部长度)=整个帧的长度但是用IRIS抓出来的包大多数包都是可以用我的做法算出长度 有时候就不对比如请求HTTP时IRIS显示包的长度是60 我算出来是54(40+14)。他前面54字节和我的一样...
xuchenjian 嵌入式系统
关于cc2530 这句程序是什么意思?
设置T3 溢出中断寄存器置位的宏定义*****************************************/#define TIMER34_ENABLE_OVERFLOW_INT(timer,val) \(T3CTL = (val) ? T3CTL | 0x08 : T3CTL & ~0x08)表示c语言没学好...
mr.jiang RF/无线
Verilog HDL---阻塞和非阻塞赋值
阻塞和非阻塞赋值的一般用法:1)在描述组合逻辑的always块中用阻塞赋值,则综合成组合逻辑电路结构;2)在描述时序逻辑的always块中用非阻塞赋值,则综合成时序逻辑电路结构。Verilog HDL设计可综合电路的8个要点:(1)时序电路建模时,用非阻塞赋值。(2)锁存器电路建模时,用非阻塞赋值。(3)用always块建立组合逻辑模型时,用阻塞赋值。(4)在同一个always块中建立时序和组合逻...
捍卫真理 FPGA/CPLD
AM335X的GOMC的地址解码机制
小弟最近要用GPMC外扩一个铁电,所以要对GPMC进行设置。但对与GPMC_CONFIG7_i这个寄存器的值怎么设置不是很理解。哪位大侠有这方面的经验,希望不吝赐教!万分感激...
sundhhy DSP 与 ARM 处理器
基于s3c2410的wince如何通过USB与PC通信?搞定的话高分相谢。
1.是否需要去掉wince里面的同步软件模块才行?2.如果打开对应的管道呢?看了资料应该是3个,除了EP0是控制用,还有EP1,EP3一个接收一个发送.这个到底要如何才能CreateFile呢?需要驱动支持吗?希望做过这类的朋友可以给我指点一下,谢谢。...
silow WindowsCE

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 101  369  1069  1104  1226 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved