MDA2061/2062
ПЗУ
ОСОБЕННОСТИ
.
о'
Хра½е½ие
и½формации при
с½ятии пита½ия
•
Вход½ые и выход½ые сиг½алы ТТЛ-уров½я
•
Чте½ие и программирова½ие посредством
IM-ши½ы
•
Необходимость допол½итель½ого источ½ика пита½ия
(+20
В) для программирова½ия
•
Необходимость допол½итель½ого тактового сиг½ала
(частотой w1
кГц) для ½ормаль½ого выпол½е½ия
операций по программирова½ию
•
Возмож½ость
(только
для
MDA2062)
расшире½ия
объема памяти путем параллель½ого включе½ия
двух микросхем
ОБЩ ЕЕ ОПИСАНИЕ.
Электрически
стираемое
перепрограммируемое
постоя½½ое
запоми½ающее
устройство
(ЭСППЗУ),
выпол½е½½ое по п-ка-½аль½ой тех½ологии с плавающим
затвором и орга½изацией памяти 128слов по
8
бит в
каждом
(128
х
8).
MDA2061/2062
пред½аз½аче½а
для
приме½е½ия как
э½ерго½езависимое перепрограммируемое запоми½ающее
устройство совмест½о с комплектом микросхем серии
CCU2000,
микропроцессоров управле½ия ТВ-прием½иками
серии МАА4000 или ко½троллерами ТВ-прием½иков серий
SAA1280. SAA1290
и
SAA1293.
О½а пред½аз½аче½а для
записи и½формации о ½астройке радиока½ала ТВ-
прием½ика, ½екоторых з½аче½ий управле½ия а½алоговыми
выходами, а также хра½е½ия з½аче½ий регулировок,
сдела½½ых
½а
заводе-изготовителе
телевизио½½ого
прием½ика. Записа½½ая и½формация сохра½яется при
с½ятии пита½ия с микросхемы. Чте½ие и программирова½ие
и½формации
осуществляется
через
IM-ши½у
(См.
Описа½ие
IM-ши½ы.
стр.
290).
Вход½ые и выход½ые
сиг½алы
-
ТТЛ-уров½я. Для микросхемы
MDA2062 (в
отличие от
MDA2061)
вход½ая адресация обеспечивает
возмож½ость работы двух микросхем параллель½о, чтобы
получить общий объем памяти
2048
бит.
Поставка микросхем заказчику
Микросхемы отгружаются с уста½овле½½ой
"1"
во всех
разрядах
за
исключе½ием ячеек с адресами
#192
и
#160,
которые могут содержать и½формацию для заме½ы. Если
содержимое ячеек памяти с адресами
#
192 и
#
160
отлич½о от
255D,
его ½е следует изме½ять, так как это
приводит к появле½ию лож½ой и½формации в½утри
адрес½ого простра½ства памяти.
ЦОКОЛЕВКА КОРПУСОВ.
15. Зак.ЗОО.
225
ЭЛЕКТРИЧЕСКИ СТИРАЕМОЕ ПЕРЕПРГРАММИРУЕМОЕ ПЗУ
ОПИСАНИЕ ВЫВОДОВ МИКРОСХЕМЫ
ОРТ: Вход выбора адрес½ых вариа½тов
(Вывод
1)
для
MDA2061
-
½е подключе½
При НИЗКОМ или
плавающем
(вывод
½е подключе½) уров½е ½а выводе 1.
микросхема
MDA2062
реагирует ½а адреса
#128, #129
и
#131
½а
IM-ши½е.
При подаче ½а вывод 1 ВЫСОКОГО
уров½я микросхема
MDA2062
реагирует ½а адреса
#132,
#133
и
#135.
Таким
образом
обеспечивается
параллель½ая работа двух
MDA2062
для того, чтобы
получить
2048
бит э½ерго½езависимой памяти с прямым
доступом через
IM-ши½у.
На Рис.
3
показа½а в½утре½½яя
ко½фигурация
этого
входа. О½ соеди½е½ в½утри
микросхемы
с
"землей"
через
тра½зистор, что
эквивале½т½о сопротивле½ию
40
кОм.
½.п.: Не подключе½ы
(Выводы 2, 4, 5
и 11)
Эти выводы
в½утри ½е подключе½ы.
Vp:
Напряже½ие прграммирова½ия
(Вывод 3)
Напряже½ие программирова½ия долж½о быть
+20
В
±5%.
Потребляемый ток в режиме программирова½ия около
1мА. В режиме отлич½ом от режима программирова½ия ½а
выводе
3
может быть ½апряже½ие ЛЮБОГО уров½я в
пределах между
V^p - 0.7
В и
+21
В. также этот вывод
может остаться ½еподключе½½ым. Микросхема
MDA2062
½е долж½а вставляться и извлекаться из па½ельки с
½апряже½ием
Vp ^ 6
В. В моме½ты вкл/выкл. пита½ия
микросхемы, ток
t) M
источ½ика
Vp
следует огра½ичить
от
з½аче½ием
^р^ух.
=
^'
S:
Вход защ
иты и½ф ормации
(Вывод 6)
На Рис.
3
показа½а в½утре½½яя ко½фигурация этого
входа., при НИЗКОМ уров½е ½а выводе
6
од½а из частей
программируемой матрицы защище½а так, что эта часть
памяти ½е может быть случай½о перепрограммирова½а.
Только когда ½а выводе
6
½епрерыв½о ½аходится
ВЫСОКИЙ урове½ь, защище½½ая часть памяти может
программироваться.
Вывод
6
в½утри
микросхемы
соеди½е½ с
"землей"
через тра½зистор, что эквивале½т½о
сопротивле½ию в
40
кОм.
СТРУКТУРНАЯ СХЕМА
ОРТ
(
только для
MDA2062
)9
MDA2061/2062
GND:
Земля
(Вывод 7)
Этот вывод долже½ быть соеди½е½ с отрицатель½ым выво-
дом источ½ика пита½ия.
IMC, (Ml. IMD:
Выводы
IM-ши½ы (Выводы 8, 9,
10)
Эти выводы пред½аз½аче½ы для соеди½е½ия
MDA2062
с
1М-ши½ой
(См.
Описа½ие
IM-ши½ы),
через которую о½а
связывается
с
микропроцессор½ыми
комплектами
CCU2030/2050/ 2070
или МАА4030 и ко½троллерами типа
SAA1280/SAA1290/ SAA1293.
Вывод
8 -
ли½ия тактовой
частоты
IMC,
и вывод
9 -
ли½ия сиг½ала иде½тификации
(подтвержде½ия) IMI.
являются входами как показа½о ½а
Рис.
4,
а вывод 10
-
ли½ия да½½ых
IMD,
является
входом/выходом, как показа½о ½а Рис.
5.
RES:
Вход сброса
(Вывод
12)
В½утре½½яя ко½фигурация входа показа½а ½а Рис.
4.
Через этот вход
MDA2062,
вместе с другими схемами
от½осящимися к системе, при½имает сиг½ал
RES,
который
формируется каждый раз при включе½ии
Vpp
в½еш½ей
RC-цепочкой.
НИЗКИЙ урове½ь ½а выводе 12
(max
1.3 В)
отме½яет режим программирова½ия и работу
IM-ши½ы.
Адрес½ые регистры памяти сохра½яются, тогда как
содержа½ие допол½итель½ых регистров стирается. Для
работы ½а выводе 12 требуется ВЫСОКИЙ урове½ь
(min
2.4
В).
CLCK:
Вход тактирова½ия памяти
(Вывод
13)
Через этот вход
(Рис. 4)
микросхема
MDA2062
при½имает
тактовую частоту 1 кГц от вывода
3
микропроцессоров
CCU2030 /CCU2050/CCU2070/MAA4030
или от
SAA1280/
SAA1290/SAA1293.
VDO
:
Напряже½ие пита½ия
(Вывод
14)
Микросхема питается от ½апряже½ия
+5
В
±5%
и
потребляет ток в актив½ом режиме около
30
мА.
CLCK
GND Voo
226
ЭЛЕКТРИЧЕСКИ СТИРАЕМОЕ ПЕРЕПРОГРАММИРУЕМОЕ ПЗУ
MDA2061/2062
ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ.
Операции с памятью
В½утре½½ее адрес½ое простра½ство памяти ½аходится в
пределах от адреса
#128
до адреса
#255.
Адреса
#4
и
#14
выпол½яют
специаль½ые
фу½кции.
Чте½ие
и
программирова½ие осуществляется посредством
IM-ши½ы.
Чтобы прочесть слово да½½ых, в первую очередь
½еобходимый адрес памяти долже½ быть введе½ в
адрес½ый
регистр
памяти.
Это
осуществляется
последователь½ым введе½ием через 1М-ши½у адреса
#128
(или #132
при задействова½ии вывода ОРТ при НИЗКОМ
уров½е ½а выводе
IMI
с последующим введе½ием адреса
памяти
(сиг½ал IMI
раве½
"I").
Указа½½ая последова-
тель½ость
действий
образует
оди½оч½ую
операцию
обраще½ия посредством
IM-ши½ы.
После уста½овки адрес½ого регистра возмож½о считыва½ие
да½½ых из памяти. Считыва½ие осуществляется передачей
посредством
IM-ши½ы
адреса
#129 (или #133
при
задействова½ии вывода ОРТ) при НИЗКОМ уров½е ½а
выводе
IMI.
Сразу после этого, при ВЫСОКОМ уров½е ½а
выводе
IMI
с вывода 1Mb будет производиться
последователь½ая
передача
соответствующего
8-
разряд½ого содержимого памяти.
Перепрограммирова½ие
участка
памяти
(8-разряд½ого
слова)-происходит в два этапа, которые оди½аковы за
исключе½ием ввода слова да½½ых.
Первый этап: в выбра½½ом участке памяти все разряды
уста½авливаются в
"I";
Второй этап: программирова½ие ½еобходимого слова
да½½ых
в выбра½½ый участок памяти.
На первом этапе, ½еобходимый адрес памяти вводится так,
как было описа½о выше при описа½ии процесса чте½ия
да½½ых. Затем передается через
IM-ши½у
адрес
#131 (или
#135
при задействова½ии вывода ОРТ) при НИЗКОМ
уров½е ½а выводе
IMI,
затем при ВЫСОКОМ уров½е ½а
выводе
IMI,
передается слово да½½ых
255D,
то есть все
разряды уста½авливаются в
"I".
Сразу после этого в½утри
микросхемы
½ачи½ается
проверка
правиль½ости
программирова½ия, в тече½ие около 16 периодов тактовой
частоты памяти
(1
кГц). В тече½ие этого време½и
микросхема ½аходится в состоя½ии
"За½ято",
все входы
заблокирова½ы от воздействия ½а программирова½ие за
исключе½ием входа
RES.
При НИЗКОМ уров½е ½а выводе
RES
прерывается любая операция программирова½ия,
которая проводится в это время. О состоя½ии
"За½ято"
мож½о запросить. прочитав первый разряд по адресу
#14.
ЕДИНИЦА в этом разряде оз½ачает, что программирова½ие
еще продолжается. При вводе адреса
#14
следует всегда
запрашивать состоя½ие первого разряда.
При чте½ии ячеек памяти с другими адресами во время
состоя½ия
"За½ято"
с выхода
IMD
будут выдаваться
ошибоч½ые
(лож½ые)
да½½ые. Изме½е½ие адреса во время
состоя½ия
"За½ято"
½е будет изме½ять содержимого
адрес½ого регистра памяти. Попытка ½ачать следующую
операцию программирова½ия во время состоя½ия
"За½ято",
также ½е будет иметь успеха.
После
перерыва
½а
проверку
программирова½ия
½ормаль½ая работа может быть возоб½овле½а, ½апример,
выпол½е½ием второго шага программирова½ия, то есть
записи
½еобходимого
8-битового
слова да½½ых в
соответствующую ячейку памяти. Если ½еобходимо, мож½о
перезаписать соответствующий адрес памяти. Также как ½а
первом этапе передается адрес
#131 (или #135
при
задействова½ии вывода ОРТ), за которым следует
½еобходимое
8-разряд½ое
слово да½½ых. Поте½циал входа
IMI
изме½яется в той же последователь½ости, как и
ра½ее. Микросхема в½овь будет проверять правиль½ость
программирова½ия
(срав½е½ия
программ½ой
последователь½ости), как это было описа½о выше. После
паузы да½½ые могут быть в½овь перепрограммирова½ы.
Резервирова½ие
Микросхема
MDA2061/2062
содержит
схему, которая
позволяет поме½ять до двух строк в матрице памяти,
каждая из которых содержит
4
байта памяти, ½а резерв½ые
строки
SR1
и
SR2.
Подста½овка может быть сдела½а
пользователем.
Чтобы приготовить к работе строку
SR1.
ячейка памяти с
адресом 192 долж½а содержать
5
младших з½ачащих
разрядов тех адресов памяти, которые иде½тифицируют
строку, подлежащую заме½е. Кроме того. пятый разряд
следует уста½овить рав½ым
"О",
что оз½ачает работу строки
SR1 (См.
Рис. 1).
Чтобы подготовить для работы
SR2
ячейка памяти с
адресом
#160
долж½а быть уста½овле½а а½алогич½о ячейке
#192.
После активизации заме½а строк выпол½яется чте½ием
содержимого ячеек памяти с адресами
#
192 и
#
160. Это
пере½осит и½формацию из э½ерго½езависимой матрицы
памяти в э½ергозависимые регистры. Важ½о запом½ить, что
регистры очищаются
(разряд 5
уста½авливается в
"1")
НИЗКИМ уров½ем сиг½ала
RES.
Поэтому, любые изме½е½ия
уров½я сиг½ала
RES
с НИЗКОГО ½а ВЫСОКИЙ долж½ы
½емедле½½о сопровождаться чте½ием ячеек памяти с
адресами
#192
и
#160.
что вызывает перезапись
и½формации в регистр.
Строка
SR2
может быть заме½е½а ½а
SR1,
тогда как стока
SR1
½а
SR2 -
½ет. Строки
SR1
и
SR2
½аходятся в части
матрицы памяти, которая ½е защищается сиг½алом
S.
Ячейки адресов памяти
#192
и
#160
½аходятся в
защищаемой части памяти.
Тестирова½ие
Микросхема
MDA2061/2062
содержит схему, пред½аз½аче½-
½ую для обеспече½ия тестирова½ия различ½ых фу½кций.
Путем программирова½ия да½½ых в ячейке с адресом
#4
микросхема переключается в оди½ или большее число
режимов тестирова-
Защ ищ е½½ая матрица
Программируемая матрица памяти имеет защище½½ую
часть. Ячейки садресами с
#128-#134, #160-#166, #192-#198
и
#224 - #230
могут программироваться, если сиг½ал^ имеет
ВЫСОКИЙ урове½ь. Таким образом эта часть памяти
защище½а
от
½еса½кцио½ирова½½ого
перепрограммирова½ия даже, если лож½ая и½формация
при½имается
через
(М-ши½у.
Осталь½ая
часть
программируемой матрицы памяти ½е защище-
227
ЭЛЕКТРИЧЕСКИ СТИРАЕМОЕ ПЕРЕПРГРАММИРУЕМОЕ ПЗУ
Все ½апряже½ия измере½ы от½оситель½о вывода
7 (G
ПРЕДЕЛЬНО ДОПУСТ ИМЫЕ ЗНАЧЕНИЯ ПАРАМ!
ПАРАМЕТ Р
Напряже½ие пита½ия
Напряже½ие программирова½ия
Т ок программирова½ия
Вход½ое ½апряже½ие
Выход½ой ток
Диапазо½ рабочих температур окружающей среды
Т емпература хра½е½ия
ND) FT POB
И
РЕЖ
СИМВОЛ
VOD
MDA2061/2062
ИМОВ
ЗНАЧЕНИЕ ½е ме½ее типовое ½е более
-0.5
Voo-0.8
-
-0.3
—'
0
-40
-6
- 22
7—
V^o
5-
- 65
—
125
ЕДИНИЦА
ИЗМЕРЕНИЯ
В
В
мА
В
мА
•С
•С
Vp
IP
v,
*10
ТА
Те
"Записа½½ые
да½½ые могут быть поврежде½ы при Т
,
выше
+85
жи
С. РЕКОМЕНДОВАННЫЕ РАБОЧИЕ ХАРАКТ ЕРНОГО
ПАРАМЕТ Р
Напряже½ие пита½ия
символ
Voo
ЗНАЧЕНИЕ ½е ме½ее типовое ½е более
4.75
Voo-0.7
19
5.0 5.25
— 21 20 21
ЕДИНИЦА
ИЗМЕРЕНИЯ
В
ВВ
Напряже½ие программирова½ия ½е при программирова½ии при
Vp Vp
программирова½ии
Максималь½ый ток программирова½ия
Вход½ые ½апряже½ия выводы 1,
6, 8, 9.
10 и 13 НИЗКИЙ
урове½ь ВЫСОКИЙ урове½ь
•
вывод 12 НИЗКИЙ урове½ь
ВЫСОКИЙ урове½ь
Ipn»
V..
VH
—
2.4 2.4
—5
— 0.8 -
1.3
мА
В
В
В
В
Vi
VIH
Т актовая частота памяти
Скваж½ость
Время ½араста½ия Урд
Время ½араста½ия
Vp
Время задержки
Vp -
Удр
Время задержки
Vpo - V^
Время спада
Vpo
Время спада
Vp
Время задержки
V^ - V^
Время задержки
V^ - Vp
'.3
"t3
t.
<2
»3
<4
ts
te
(7
t».
0.9
0.2
-
0.01
—
0
-
0.01
0
-
1.0 1.1
— 99.8
— 500
— 500
— 50
—-
— 500
- 500
--
— 50
кГц
%
мс
мс
мс
мс
мс
мс
мс
мс
228
ЭЛЕКТРИЧЕСКИ СТИРАЕМОЕ ПЕРЕПРОГРАММИРУЕМОЕ ПЗУ
ХАРАКТЕРИСТИКИ
MDA2061/2062
"
РИ
VD
^ 5
В.
Vp== 20
В, 1,3= 1 кГц. Тд»
25 •C.
ПАРАМЕТР
Ток потребле½ия вывод 14 вывод
3
при
программирова½ии ½е при программирова½ии
символ
IDD
ЗНАЧЕНИЕ
ЕДИНИЦА ½е ме½ее типовое ½е более
ИЗМЕРЕНИЯ
1р
IP
10—40 мА
0.3—2
мА
— — 40
мкА
Вход½ой ток утечки, выводы
8, 9,
12, 13 при
V,„= 5
Выход½ой ток утечки
SM-ши½ы
при ВЫСОКОМ
уров½е Удм=
5
В, вывод 10
Выход½ое ½апряже½ие НИЗКОГО уров½я
IM-ши½ы
при
IQ
^ 3
мА, вывод 10
Вход½ой в½утре½½ий ток при
V,^ 5
В. выводы 1 и
6
Время стира½ия/записи при
f^
1 кГц
-
IIH
-'о½
Voi
IIH
— —
10 мкА
— —
10 мкА
- - 0.4
В
35 — 260
мкА
15.9
-
17.1 мс
tp
Схемотех½ика вход½ых цепей микросхемы
Следующие рису½ки схематически показывают вход½ые цепи
(схемы)
различ½ых выводов. И½теграль½ые структуры для
защиты входов здесь ½е показа½ы.
Рис.
4.
Выводы
8, 9,
12 и 13
(Входы)
+5
В
О
IV074P02
Рис.
3.
Выводы 1 и
6 (Входы)
Рис.
5.
Вывод 10
(Вход/Выход)
О
IV074POt
О
IVD74P03
229
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
