电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LVC2G240DP-Q100H

产品描述Buffers & Line Drivers Dual invert buffer line driver; 3-state
产品类别逻辑    逻辑   
文件大小769KB,共15页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
下载文档 详细参数 全文预览

74LVC2G240DP-Q100H在线购买

供应商 器件名称 价格 最低购买 库存  
74LVC2G240DP-Q100H - - 点击查看 点击购买

74LVC2G240DP-Q100H概述

Buffers & Line Drivers Dual invert buffer line driver; 3-state

74LVC2G240DP-Q100H规格参数

参数名称属性值
Brand NameNXP Semiconductor
厂商名称NXP(恩智浦)
零件包装代码TSSOP
包装说明3 MM, PLASTIC, SOT505-2, TSSOP-8
针数8
制造商包装代码SOT505-2
Reach Compliance Codeunknown

文档预览

下载PDF文档
74LVC2G240-Q100
Dual inverting buffer/line driver; 3-state
Rev. 2 — 14 December 2016
Product data sheet
1. General description
The 74LVC2G240-Q100 is a dual inverting buffer/line driver with 3-state outputs. The
output enable inputs 1OE and 2OE, control the 3-state outputs. A HIGH level at pins nOE
causes the outputs to assume a high-impedance OFF-state. Schmitt trigger action at all
inputs makes the circuit highly tolerant of slower input rise and fall times.
Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of the
74LVC2G240-Q100 as a translator in a mixed 3.3 V and 5 V environment.
It is fully specified for partial power-down applications using I
OFF
. The I
OFF
circuitry
disables the output, preventing a damaging backflow current through the device when it is
powered down.
This product has been qualified to the Automotive Electronics Council (AEC) standard
Q100 (Grade 1) and is suitable for use in automotive applications.
2. Features and benefits
Automotive product qualification in accordance with AEC-Q100 (Grade 1)
Specified from
40 C
to +85
C
and from
40 C
to +125
C
Wide supply voltage range from 1.65 V to 5.5 V
5 V tolerant input/output for interfacing with 5 V logic
High noise immunity
Complies with JEDEC standard:
JESD8-7 (1.65 V to 1.95 V)
JESD8-5 (2.3 V to 2.7 V)
JESD8-B/JESD36 (2.7 V to 3.6 V)
ESD protection:
MIL-STD-883, method 3015 exceeds 2000 V
HBM JESD22-A114F exceeds 2000 V
MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0
)
24
mA output drive (V
CC
= 3.0 V)
CMOS low power consumption
Latch-up performance exceeds 250 mA
Direct interface with TTL levels
Inputs accept voltages up to 5 V
施耐德ATV-28中文说明书
31845...
gauson 工业自动化与控制
STM32F101RC代码超过32K怎么办?
用什么编译器? 打算用这个芯片,还没开始,。。。。...
marchz stm32/stm8
PCB叠层设计需遵循的8大原则
628074 在设计PCB(印制电路板)时,需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面。而印制电路板的布线层、接地平面和电源平面 ......
造物工场kbidm PCB设计
请教一个TFT LCD控制器的问题
第二版示波器中要设计TFT LCD控制器,我负责软件编写,我想请问一下是不是对于320X240点的液晶,我得有320X240X3字节的显存?这个数目就很大了....
lrz123 DIY/开源硬件专区
FPGA代码设计过程中故障记录
故障情况: 外部EEPROM存储器在设备上电过程中,出现数据被改写情况.导致数据丢失.故障定位:对设备进行反复的加断电实验,发现故障出现,用独立的读存储器代码将存储器中相关字节读出通过串口发送回 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1574  2116  660  2583  2159  52  59  44  18  48 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved