电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

XUP720300.000JU6X8

产品描述Standard Clock Oscillators LVPECL Crystal Osc 100ppm 2.5V 300Mhz
产品类别无源元件    振荡器   
文件大小265KB,共12页
制造商IDT (Integrated Device Technology)
标准
下载文档 详细参数 全文预览

XUP720300.000JU6X8概述

Standard Clock Oscillators LVPECL Crystal Osc 100ppm 2.5V 300Mhz

XUP720300.000JU6X8规格参数

参数名称属性值
是否Rohs认证符合
厂商名称IDT (Integrated Device Technology)
包装说明CLCC, 6 PIN
Reach Compliance Codecompliant
ECCN代码EAR99
其他特性ENABLE/DISABLE FUNCTION; COMPLEMENTARY OUTPUT; TR
最长下降时间0.63 ns
频率调整-机械NO
频率稳定性100%
JESD-609代码e4
安装特点SURFACE MOUNT
端子数量6
最大工作频率670 MHz
最小工作频率0.75 MHz
标称工作频率300 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型LVPECL
输出负载50 OHM
封装主体材料CERAMIC
封装等效代码DILCC6,.2
物理尺寸7.0mm x 5.0mm x 1.3mm
电源2.5 V
认证状态Not Qualified
最长上升时间0.63 ns
最大压摆率112 mA
最大供电电压2.625 V
最小供电电压2.375 V
标称供电电压2.5 V
表面贴装YES
最大对称度60/40 %
端子面层Gold (Au)
Base Number Matches1
关于STM SPI的DMA方式发送数据
最近在调试SPI SPI1用DMA1 Channel3 来发送数据 发现一个奇怪的问题 发送的数据存储器的最后一个数据(我这边是字节,因为数据大小选择为BYTE)的最高位为1的时候,比如最后一个数据为0X80,DMA发送成功后,发送的数据线SPI1 MISI 保持为高电平,如果最后一个字节的最高位为0,则发送完毕保持低电平,不知道各位大虾有没有遇到过,是怎么回事啊?附上程序如下 my.h是自己随便...
liusishuang stm32/stm8
关于车用LED灯
从上个世纪早期开始到现在,汽车外部照明一直使用灯丝型灯泡,然而,这种历史悠久的灯泡可能在下个十年(2011-2020)最终退出汽车头灯和后灯市场,因为人们正为汽车设计一种更明亮的新型发光二极管(LED)。  两家LED供货商透露,他们正设计光通量为100流明的产品,它可以一对一地替代在照明应用中的白炽灯(与目前以多颗晶体管取代单一白炽灯泡的要求相反)。一家顶级供货商表示,它正与几家汽车制造商洽谈,...
KG5 汽车电子
【每周讨论】C语言简单问题-但是你不一定能回答正确-0829
#include stdio.hint main(){char *p="abcdef"; //很多书上说:p在栈,“abcdef”在数据区p[2]='W';printf(p);getchar();return 0;}这个程序编译通过,但是问什么程序运行会出错?另一个:#include stdio.hint main(){char s[]="abcdef";//s在栈,“abcdef”在数据区s[2...
wanghongyang 综合技术交流
理想半导体项目落户江苏,2024年正式投产
据悉,高端电动车品牌理想汽车功率半导体研发级生产基地正式将落户于江苏省苏州市高新区。该项目将于2022年6月中旬启动厂房建设,年内竣工后进入设备装调,预计2023年5月启动样品试制,2024正式投产后,将逐步形成年产240万只半桥生产能力。据悉,此次理想落户的项目是由理想汽车与国内半导体龙头企业三安光电共同出资组建苏州斯科半导体公司,主要专注于第三代半导体碳化硅车规芯片模组的研发及生产。是针对第三...
stm32f103vct6 聊聊、笑笑、闹闹
ModelSim ** Warning: (vsim-3016) 问题解决不了
本人是初学,想设计一个FFT模块,涉及到流水线,所以给lpm_mult增加了clock引脚,不过使用ModelSim[url=http://bbs.elecfans.com/zhuti_proteus_1.html]仿真[/url]却产生了如下的警告,并且波形显示不出来。** Warning: (vsim-3016) D:/Verilog_Exam/FFT/core/mult.v(60): Por...
perphi83 EE_FPGA学习乐园
关于xilinx ise的优化问题
前些天调了一个算法,其中用移位做乘法,出错,用chipscope观察,结果fpga将我定义的signal的第一位给优化掉了,但是这个signal在后面的算法中有用到,结果直接导致功能失败。具体信息如下:data_length3(13 downto 7)=ff_quotient(6 downto 0);data_length3(14 downto 14)="0";data_length3(6 dow...
eeleader-mcu FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 35  485  836  1155  1659 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved